[發明專利]靜態隨機存取存儲器單元結構

有效

• 申請號: 201811283973.5
• 申請日: 2018-10-31
• 公開（公告）號: CN111128995B
• 公開（公告）日: 2022-06-21
• 發明（設計）人: 邢溯
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/11;G11C11/417
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種靜態隨機存取存儲器單元結構，其包括一第一逆變器。第一逆變器包括一第一晶體管與一第二晶體管。第一晶體管包括一第一源極與一第一漏極。第一源極連接至一第一電壓源。第一源極包括一第一摻雜區與一第二摻雜區，第二摻雜區設置于第一摻雜區中，且第二摻雜區的導電型態與第一摻雜區的導電型態互補。第一漏極連接至一第一存儲節點。第二晶體管包括一第二源極與一第二漏極。第二源極連接至一第二電壓源。第二漏極連接至第一存儲節點。

技術領域

本發明涉及一種存儲器單元結構，尤其是涉及一種靜態隨機存取存儲器(staticrandom access memory，SRAM)單元結構。

背景技術

在半導體制造領域中，集成電路中的元件尺寸不斷地微縮以提升芯片效能。在使用絕緣層覆硅(silicon on insulator，SOI)基底的半導體裝置中，若不使用體接觸(body-tied)的設計，體區(body region)會呈現電性浮置(floating)狀態，浮置體區效應(floating body effect)對于半導體裝置的電性表現與可靠度可能產生負面影響。然而，一般的體接觸設計會使得半導體裝置的整體所占據的區域變大，對于微縮化以及集成度(integration)的提升產生阻礙。

發明內容

本發明提供了一種靜態隨機存取存儲器(static random access memory，SRAM)單元結構，利用于連接至第一電壓源的第一源極中設置導電型態互補的第一摻雜區與第二摻雜區，由此對體區形成電荷釋放路徑，故可在不增加靜態隨機存取存儲器單元結構所占區域大小的狀況下改善浮置體區效應(floating body effect)對靜態隨機存取存儲器單元結構的電性表現與可靠度的負面影響。

本發明的一實施例提供一種靜態隨機存取存儲器單元結構，包括一第一逆變器。第一逆變器包括一第一晶體管與一第二晶體管。第一晶體管包括一第一源極與一第一漏極。第一源極連接至一第一電壓源。第一源極包括一第一摻雜區與一第二摻雜區，第二摻雜區設置于第一摻雜區中，且第二摻雜區的導電型態與第一摻雜區的導電型態互補。第一漏極連接至一第一存儲節點。第二晶體管包括一第二源極與一第二漏極。第二源極連接至一第二電壓源。第二漏極連接至第一存儲節點。

本發明另一實施例提供一種靜態隨機存取存儲器單元結構，包括一第一逆變器。第一逆變器包括一第一晶體管與一第二晶體管。第一晶體管包括一第一源極與一第一漏極。第一源極連接至一第一電壓源。第一源極包括一第一摻雜區與一第二摻雜區，第二摻雜區設置于第一摻雜區中，且第二摻雜區的導電型態與第一摻雜區的導電型態互補。第二摻雜區將第一摻雜區分開成兩個分離的部分設置于第二摻雜區的相對兩側。第一漏極連接至一第一存儲節點。第二晶體管包括一第二源極與一第二漏極。第二源極連接至一第二電壓源。第二漏極連接至第一存儲節點。

附圖說明

圖1為本發明第一實施例的靜態隨機存取存儲器單元結構的電路示意圖；

圖2為本發明第一實施例的靜態隨機存取存儲器單元結構的上視示意圖；

圖3為本發明第一實施例的靜態隨機存取存儲器單元結構的第一晶體管與第二晶體管的剖面示意圖；

圖4為本發明第一實施例的靜態隨機存取存儲器單元結構的第三晶體管與第四晶體管的剖面示意圖；

圖5與圖6為本發明第一實施例的靜態隨機存取存儲器單元結構的制作方法示意圖，其中圖6繪示了圖5之后的狀況示意圖；

圖7為本發明第二實施例的靜態隨機存取存儲器單元結構的電路示意圖；

圖8為本發明第三實施例的靜態隨機存取存儲器單元結構的第一晶體管與第二晶體管的剖面示意圖。

主要元件符號說明

10 基底

11 埋入式絕緣層