[發明專利]噪聲整形模數轉換器

有效

• 申請號: 201811282444.3
• 申請日: 2018-10-30
• 公開（公告）號: CN109728812B
• 公開（公告）日: 2023-04-14
• 發明（設計）人: R·S·M·毛瑞諾
• 申請（專利權）人: 亞德諾半導體國際無限責任公司
• 主分類號: H03M1/08
• 分類號: H03M1/08;H03M1/38
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 劉倜

1.一種操作噪聲整形逐次逼近寄存器模數轉換器(ADC)電路的方法，包括利用共享噪聲整形電路的時間交織信號采集，該方法包括：

在第一數模轉換器DAC電路的采集階段期間，使用第一DAC電路以第一速率接收輸入信號的第一樣本；

在第一DAC電路的采集階段之后發生的第二DAC電路的采集階段期間，使用第二DAC電路以第一速率接收所述輸入信號的第二樣本；

組合所述第一DAC電路的殘余電荷和所述第二DAC電路的殘余電荷；

以低于所述第一速率的第二速率更新所述噪聲整形電路；

使用殘余電荷的組合產生輸出；和

在所述第一DAC電路、第二DAC電路以及所述噪聲整形電路之間控制定時，以對所述第一和第二DAC電路的采集、位試驗和殘余電荷傳輸階段進行時間交織。

2.如權利要求1所述的方法，包括：

在所述第一DAC電路的位試驗階段之后接收所述第一DAC電路的殘余電荷；和

在所述第二DAC電路的位試驗階段之后接收所述第二DAC電路的殘余電荷。

3.如權利要求1至2中任一項所述的方法，包括：

在所述第一和第二DAC電路之間共享所述噪聲整形電路。

4.如權利要求1至2中任一項所述的方法，其中控制所述第一和第二DAC電路之間的定時以對所述第一和第二DAC電路的采集、位試驗和殘余電荷傳輸階段進行時間交織包括：

控制第一多個開關，使得所述第一DAC電路在所述第一DAC電路的采集階段期間接收輸入信號的第一樣本；和

控制第二多個開關，使得所述第二DAC電路在第一DAC電路的采集階段之后發生的第二DAC電路的采集階段期間接收所述輸入信號的第二樣本。

5.如權利要求1至2中任一項所述的方法，還包括：

在第一和第二DAC電路的采集階段之后發生的第三DAC電路的采集階段期間，使用第三DAC電路以第一速率接收所述輸入信號的第三樣本；和

其中控制所述第一和第二DAC電路之間的定時以對所述第一和第二DAC電路的采集、位試驗和殘余電荷傳輸階段進行時間交織包括：

控制所述第一、第二和第三DAC電路之間的定時以對所述第一、第二和第三DAC電路的采集、位試驗和殘余電荷傳輸階段進行時間交織。

6.一種噪聲整形逐次逼近寄存器(SAR)模數轉換器(ADC)電路，包括利用共享噪聲整形電路的時間交織信號采集，所述模數轉換器(ADC)電路包括：

第一數模轉換器(DAC)電路，被配置為在第一DAC電路的采集階段期間以第一速率接收輸入信號的第一樣本；

第二DAC電路，被配置為在第一DAC電路的采集階段之后發生的第二DAC電路的采集階段期間，以第一速率接收所述輸入信號的第二樣本；

控制電路，被配置為：

在所述第一DAC電路、第二DAC電路以及所述噪聲整形電路之間控制定時，以對所述第一和第二DAC電路的采集、位試驗和殘余電荷傳輸階段進行時間交織；和

以低于所述第一速率的第二速率更新所述噪聲整形電路；和

所述噪聲整形電路，被配置為：

組合所述第一DAC電路的殘余電荷和所述第二DAC電路的殘余電荷；和

使用殘余電荷的組合產生輸出。

7.如權利要求6所述的噪聲整形逐次逼近寄存器(SAR)模數轉換器(ADC)電路，其中所述噪聲整形電路被配置為：

在所述第一DAC電路的位試驗階段之后接收所述第一DAC電路的殘余電荷；和

在所述第二DAC電路的位試驗階段之后接收所述第二DAC電路的殘余電荷。

8.如權利要求6至7中任一項所述的噪聲整形逐次逼近寄存器(SAR)模數轉換器(ADC)電路，其中所述噪聲整形電路由所述第一和第二DAC電路共享。