[發明專利]一種基于FPGA的遞進式正交子空間投影高光譜目標檢測系統

在審

• 申請號: 201811280802.7
• 申請日: 2018-10-30
• 公開（公告）號: CN109492565A
• 公開（公告）日: 2019-03-19
• 發明（設計）人: 李森;唐小芳;宋梅萍
• 申請（專利權）人: 大連海事大學
• 主分類號: G06K9/00
• 分類號: G06K9/00
• 代理公司: 大連東方專利代理有限責任公司 21212
• 代理人: 姜玉蓉;李洪福

1.一種基于FPGA的遞進式正交子空間投影高光譜目標檢測系統，其特征在于，至少包括：

控制狀態轉換以實現高光譜目標檢測的狀態機模塊、

控制各個模塊的開始/結束標志位、參數數據的地址和使能信號，提取數據并傳送至數據運算模塊運算的地址產生模塊、輸入所述地址產生模塊產生的數據的數據輸入模塊、存儲輸入數據的數據存儲模塊以及對所述輸入數據進行運算的數據運算模塊；

所述數據輸入模塊至少包括：端元m輸入單元、端元d輸入單元以及端元r輸入單元；

所述數據存儲模塊至少包括：循環輸入的端元m與投影矩陣put乘結果存儲單元、投影數據存儲單元以及結果數據存儲單元；所述m與put乘結果存儲單元、投影數據存儲單元以及結果數據存儲單元分別用來存放每次循環中更新后的存儲數據；

所述數據運算模塊至少包括：初始化子模塊、投影向量更新子模塊、參數β計算子模塊以及結果求解子模塊；

所述地址產生模塊提取數據并控制所述數據存儲模塊中的使能信號和地址存取的時序變化；所述數據輸入模塊/數據存儲模塊將輸入的數據傳送至所述數據運算模塊進行運算；所述數據運算模塊進行數據運算并將運算更新后的數據傳輸回所述數據存儲模塊儲存。

2.根據權利要求1所述的基于FPGA的遞進式正交子空間投影高光譜目標檢測系統，其特征還在于：

所述初始化子模塊：在初始化狀態時，計算投影初值：

其中，I表示單位矩陣，表示首次端元投影矩陣，D表示感興趣的信號端元，R表示圖像像素點的端元；

所述投影初值通過所述地址產生模塊產生的讀端元地址，讀取初始化需要的數據m1進行向量相乘并求逆；所述投影初值通過所述地址產生模塊產生的m₁和m₁^T讀取地址，計算m₁*m₁^T，得到L*L的矩陣，m₁表示端元1，L表示波段數；

從單位矩陣存儲器中讀取單位矩陣的數值減去端元乘積結果得到投影初始值將投影初始值的值存儲在所述投影數據存儲單元；

將投影初始值的值存儲在所述投影數據存儲單元后，通過地址產生模塊讀取感興趣的目標像素點d^T與投影初始值通過向矩相乘，將所述目標像素點d^T與投影計算的結果存放在m與投影結果存儲模塊中存儲在所述m與put乘結果存儲單元中，通過所述地址產生模塊，讀取圖像端元r與得到的向矩相乘結果運算，得到結果A的初始值并存儲，發送初始化狀態結束信號。

3.根據權利要求1所述的基于FPGA的遞進式正交子空間投影高光譜目標檢測系統，其特征還在于：

所述結果求解子模塊：所述投影更新單元及結果計算子模塊都出現則總時鐘周期會達到L²次；所述投影更新單元設置有L²時鐘周期，則兩個模塊總的時鐘周期會達到L²+L+L²次，而分開計算兩個模塊總的時鐘周期為L+L+L²次；

所述結果求解子模塊先進行乘加運算，得到標量，再與相乘，共需要L+L個時鐘周期；通過地址產生模塊產生地址和使能信號，在存儲器中調用感興趣目標d以及的值，做乘加運算，得到的結果和圖像端元r相乘并調用前一次迭代結果做減法，完成更新；

完成所述更新后判斷更新的次數N，若N＝N₁，則直接進入初始化狀態；若N<N₁，則進入繼續迭代。

4.根據權利要求1所述的基于FPGA的遞進式正交子空間投影高光譜目標檢測系統，其特征還在于：

所述投影更新單元計算設立兩個RAM存儲器分別存放的結果及其轉置的結果；

通過所述地址產生模塊的地址和使能信號調用所述參數β計算子模塊得到的結果，同時與β更新的標量相乘：

其中，其中，p＝1、2、3、4，p表示端元U[m1,m2,m3,m4]中的具體端元；表示每次投影矩陣更新的值；R表示像素點；d表示感興趣的目標端元；A表示處理結果每次更新的值；β表示參數。