[發(fā)明專利]一種具備外部下載功能的多模數(shù)據(jù)鏈系統(tǒng)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201811279467.9
• 申請(qǐng)日: 2018-10-30
• 公開（公告）號(hào): CN109525276B
• 公開（公告）日: 2020-11-20
• 發(fā)明（設(shè)計(jì)）人: 杜鵬淵;李曉曦;張焱;肖長(zhǎng)春;王靜雨
• 申請(qǐng)（專利權(quán)）人: 航天恒星科技有限公司
• 主分類號(hào): H04B1/401
• 分類號(hào): H04B1/401;H04B1/74;H04B7/185;H04W88/06;H04L12/24
• 代理公司: 中國(guó)航天科技專利中心 11009
• 代理人: 馬全亮

一種具備外部下載功能的多模數(shù)據(jù)鏈系統(tǒng)及方法，包括FPGA、MCU主控模塊、第一FLASH模塊、第二FLASH模塊、選通器、收發(fā)鏈路模塊、接口模塊、電源模塊以及時(shí)鐘模塊；FPGA完成主要的數(shù)據(jù)處理和各模塊配置功能，MCU主控模塊接收來自接口模塊的控制指令，配合FLASH完成工作模式選擇，接口模塊也為外部下載提供數(shù)據(jù)通道，收發(fā)鏈路模塊實(shí)現(xiàn)數(shù)據(jù)的轉(zhuǎn)化和傳輸，電源模塊為系統(tǒng)供電，時(shí)鐘模塊為FPGA提供時(shí)鐘信號(hào)。本發(fā)明可用于小型化多模數(shù)據(jù)鏈終端的FPGA多重加載的硬件架構(gòu)，可以根據(jù)具體使用需求加載不同工作模式的配置程序，完成多模選擇，并且具有外部下載功能，可以進(jìn)行程序升級(jí)或者替換。

技術(shù)領(lǐng)域

本發(fā)明屬于軟件無線電和通信抗干擾技術(shù)領(lǐng)域，涉及一種多模選擇系統(tǒng)，應(yīng)用于小型化、高性能、高集成度、高可靠性、多模通信使用要求的數(shù)據(jù)鏈終端的FPGA多模加載，且具備外部下載功能。

背景技術(shù)

小型化、高集成度是武器數(shù)據(jù)鏈端機(jī)發(fā)展的一個(gè)重要趨勢(shì)。隨著器件技術(shù)發(fā)展和設(shè)計(jì)手段的進(jìn)步，信號(hào)處理及通信電路工作速度越來越高，功率越來越大，噪聲分布越來越復(fù)雜與強(qiáng)烈，同時(shí)隨著高速高頻芯片集成度不斷提高，外形和重量越來越小。新型大規(guī)模集成電路、SOC(系統(tǒng)級(jí)芯片)、SIP(系統(tǒng)級(jí)封裝)器件、數(shù)模混合系統(tǒng)芯片的飛速發(fā)展和快速更新?lián)Q代，使得現(xiàn)今電路系統(tǒng)互連設(shè)計(jì)面臨著嚴(yán)峻的可靠性、穩(wěn)定性挑戰(zhàn)。越來越高的數(shù)據(jù)處理要求和越來越復(fù)雜的功能帶來了配置程序空間占用量和FPGA資源占用量的增加，復(fù)雜的功能以及多種工作模式的配合對(duì)FPGA(可編程邏輯門陣列)資源及熱耗提出了更高的要求。而小型化和高集成度勢(shì)必帶來了與高功耗的矛盾，怎樣在面對(duì)多模工作切換時(shí)還能做到小型化與低功耗的統(tǒng)一是重要設(shè)計(jì)技術(shù)。

FPGA的程序更換，目前在航空航天領(lǐng)域，應(yīng)對(duì)由于太空輻射所引起的單粒子翻轉(zhuǎn)效應(yīng)，常使用FPGA程序在線刷新技術(shù)。該技術(shù)一般使用CPU+ARM+FPGA或者CPU+CPLD+FPGA的構(gòu)架，由CPU完成指令接收以及發(fā)送控制指令，由ARM或者CPLD完成程序的在線寫入，等FPGA將程序接收完成后，進(jìn)行重新配置，完成FPGA程序的在線刷新。該項(xiàng)技術(shù)面對(duì)的是由太空輻射產(chǎn)生的單粒子效應(yīng)，所引發(fā)的存儲(chǔ)芯片部分電平翻轉(zhuǎn)，錯(cuò)誤翻轉(zhuǎn)的電平累積過多就會(huì)對(duì)產(chǎn)品產(chǎn)生重要影響，因此需要對(duì)程序進(jìn)行實(shí)時(shí)刷新。

但是，一般的民用領(lǐng)域，不會(huì)遇到該種情況，而且完成其在線刷新的“三核”架構(gòu)，較一般使用情況較為冗雜，所帶來的與小型化和低功耗的矛盾仍然突出。FPGA的配置程序脫離了非易失性存儲(chǔ)器件，其在線寫入過程存在風(fēng)險(xiǎn)，為避免該風(fēng)險(xiǎn)所采取的種種措施又會(huì)增加產(chǎn)品成本。該項(xiàng)技術(shù)在FPGA寫入程序過程中，為了使兩邊速度匹配，往往需要ARM或CPLD將配置程序存入本地緩存，匹配后再送入FPGA，降低了配置效率。

在某些應(yīng)用中，設(shè)備工作時(shí)間較短，不需要長(zhǎng)期開機(jī)服役，也就不需要在線刷新的功能，在這種應(yīng)用背景下，在線刷新需要的復(fù)雜硬件架構(gòu)和升級(jí)流程就變成了增加成本和增加不穩(wěn)定性的因素。

在某些應(yīng)用中，產(chǎn)品往往需要儲(chǔ)存多年后才會(huì)使用，有時(shí)會(huì)遇到程序升級(jí)的情況，因此需要具備整機(jī)狀態(tài)下的外部下載功能，可以在不拆卸的情況下快速的更新各模塊的配置程序。

發(fā)明內(nèi)容

本發(fā)明的目的在于：克服現(xiàn)有技術(shù)的不足，提出了一種具備外部下載功能的多模數(shù)據(jù)鏈系統(tǒng)及方法，解決了數(shù)據(jù)鏈終端在多通信模式要求下的FPGA資源占用率過大、功耗過高與產(chǎn)品小型化之間的矛盾，擁有一種簡(jiǎn)單可靠的通信模式選擇方法，且具備外部下載能力，可以在線升級(jí)。

本發(fā)明采用的技術(shù)方案為：

一種具備外部下載功能的多模數(shù)據(jù)鏈系統(tǒng)，包括：FPGA、MCU主控模塊、第一FLASH模塊、第二FLASH模塊、選通器、收發(fā)鏈路模塊以及接口模塊；