[發明專利]用于襯底薄化的方法及系統

在審

• 申請號: 201811276150.X
• 申請日: 2018-10-30
• 公開（公告）號: CN110838440A
• 公開（公告）日: 2020-02-25
• 發明（設計）人: 茅一超;張進傳;盧思維
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/3105
• 分類號: H01L21/3105;H01L21/321
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

提供一種對襯底進行薄化的方法及系統。所述方法包括至少以下步驟。在卡盤與設置在所述卡盤上的襯底之間的界面處提供液體密封。在提供所述液體密封期間對所述襯底進行薄化。

技術領域

本發明的實施例是有關于一種用于襯底薄化的方法及系統。

背景技術

半導體裝置被用于例如個人計算機、手機、數碼相機、及其他電子裝置等各種電子應用中。隨著對縮小電子裝置的需求的增長，需要更小且更具創造性的半導體管芯封裝技術。因此，已開始開發例如晶片級封裝(wafer level packaging，WLP)等封裝。舉例來說，通過在提前形成的層及結構之上依序形成各種材料層及結構來制作半導體裝置。由于不同材料的熱膨脹系數(coefficient of thermal expansion，CTE)不同，因此在制作工藝期間的熱問題可能導致半導體裝置翹曲。

此外，在對半導體裝置的制造中，執行研磨工藝(grinding process)以減小的結構的厚度。隨著半導體裝置的最終厚度縮小，因研磨工藝造成的損害問題變得更為突出。舉例來說，在傳統研磨工藝中，結構的邊緣處可能由于翹曲而出現真空泄露(vacuumleakage)。另外，研磨工藝可能造成具有不可接受的總厚度變異量(total thicknessvariation，TTV)的研磨表面。此外，具有較小厚度的待薄化結構在其周邊處翹曲且變得易于在研磨期間破裂。此外，可能出現過度研磨(over-grinding)而對結構的一部分造成損害，由此導致良率損失(yield loss)。因此，需要一種對半導體裝置進行薄化的方法及系統。

發明內容

根據一些實施例，提供一種對襯底進行薄化的制造方法。所述方法包括至少以下步驟。在卡盤與設置在所述卡盤上的襯底之間的界面處提供液體密封。在提供所述液體密封期間對所述襯底進行薄化。

根據一些實施例，提供一種對半導體結構進行薄化的制造方法。所述方法包括至少以下步驟。形成半導體結構，其中所述半導體結構包括第一半導體管芯及包封所述第一半導體管芯的第一絕緣包封體。將所述半導體結構放置在支撐總成上，其中所述支撐總成包括卡盤及組裝在所述卡盤上的第一液體供應單元。使用由所述第一液體供應單元提供的第一液體填充所述卡盤與所述半導體結構之間的間隙。在提供所述第一液體期間，對所述半導體結構進行薄化。

根據一些實施例，一種對襯底進行薄化的系統包括：卡盤，包括承載表面；以及第一液體供應單元，組裝在所述卡盤上。所述第一液體供應單元包括：排放導管，傾斜地朝所述卡盤設置，其中所述排放導管輸送液體，所述液體從所述排放導管的至少一個排放口朝所述卡盤的所述承載表面流動以密封所述襯底與所述承載表面之間的界面。

附圖說明

結合附圖閱讀以下詳細說明，會最好地理解本發明實施例的各個方面。應注意，根據本行業中的標準慣例，各種特征并非按比例繪制。事實上，為論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1A到圖1H是根據本發明一些示例性實施例的半導體裝置的制造方法中的各種階段的示意性剖視圖。

圖2是根據本發明一些示例性實施例的圖1B或圖1E中所繪示結構的示意性立體圖。

圖3A到圖3G是根據本發明一些示例性實施例的對襯底進行薄化的制造方法中的各種階段的示意性剖視圖。

圖4是根據本發明一些示例性實施例的圖3B中所繪示虛線框A的示意性俯視圖。

圖5及圖6是示出根據本發明一些示例性實施例的對襯底進行薄化的系統的液體供應源的示意性剖視圖。

圖7是根據本發明一些示例性實施例的圖3C中所繪示虛線框B的示意性立體圖。

圖8是根據本發明一些示例性實施例的圖3C中所繪示虛線框C的示意性放大剖視圖。