[發(fā)明專利]一種基于PCI總線的硬件加解密實(shí)現(xiàn)方法及硬件加密板卡

在審

• 申請(qǐng)?zhí)枺?/td>: 201811274032.5
• 申請(qǐng)日: 2018-10-30
• 公開(kāi)（公告）號(hào): CN109460680A
• 公開(kāi)（公告）日: 2019-03-12
• 發(fā)明（設(shè)計(jì)）人: 李宏耀
• 申請(qǐng)（專利權(quán)）人: 天津津航計(jì)算技術(shù)研究所
• 主分類號(hào): G06F21/72
• 分類號(hào): G06F21/72;G06F13/42
• 代理公司: 中國(guó)兵器工業(yè)集團(tuán)公司專利中心 11011
• 代理人: 祁恒

本發(fā)明屬于信息安全技術(shù)領(lǐng)域，具體涉及一種基于PCI總線的硬件加解密實(shí)現(xiàn)方法及硬件加密板卡。本發(fā)明通過(guò)依托于一種基于PCI總線的硬件加密板卡，結(jié)合可靠的數(shù)據(jù)調(diào)度方法，能夠?qū)崿F(xiàn)對(duì)基于PCI總線的主機(jī)系統(tǒng)數(shù)據(jù)的加密/解密處理。本發(fā)明的加解密實(shí)現(xiàn)方法具有安全性高、加密/解密速度快、通用性好的優(yōu)點(diǎn)。

技術(shù)領(lǐng)域

本發(fā)明屬于信息安全技術(shù)領(lǐng)域，具體涉及一種基于PCI總線的硬件加解密實(shí)現(xiàn)方法及硬件加密板卡。

背景技術(shù)

隨著計(jì)算機(jī)網(wǎng)絡(luò)及通信技術(shù)的迅速發(fā)展，信息安全問(wèn)題受到越來(lái)越多的關(guān)注，信息安全問(wèn)題已經(jīng)被我國(guó)政府提高到了國(guó)家發(fā)展戰(zhàn)略的層次。對(duì)于企業(yè)及技術(shù)研發(fā)者來(lái)說(shuō)，核心數(shù)據(jù)或研發(fā)的核心軟件也時(shí)刻面臨著被輕易復(fù)制盜竊的巨大風(fēng)險(xiǎn)。因此，使用可靠的加密手段對(duì)核心數(shù)據(jù)和核心軟件進(jìn)行加密保護(hù)的需求迫切。

硬件加密板卡是一種使用硬件實(shí)現(xiàn)密碼算法的模塊板卡，具有加密安全性高、加密/解密速度快的優(yōu)點(diǎn)。同時(shí)，硬件加密板卡還具有不依賴于主機(jī)的完全獨(dú)立的加密/解密功能，可通用于各種主機(jī)系統(tǒng)。

發(fā)明內(nèi)容

(一)要解決的技術(shù)問(wèn)題

本發(fā)明提出一種基于PCI總線的硬件加解密實(shí)現(xiàn)方法及硬件加密板卡，以解決如何對(duì)基于PCI總線的主機(jī)系統(tǒng)數(shù)據(jù)的加密/解密處理的技術(shù)問(wèn)題。

(二)技術(shù)方案

為了解決上述技術(shù)問(wèn)題，本發(fā)明提出一種基于PCI總線的硬件加密板卡，該硬件加密板卡包括，NorFlash0、NorFlash1、SDRAM、DSP和FPGA；

Nor Flash0，用于存儲(chǔ)DSP的運(yùn)行程序；

Nor Flash1，用于存儲(chǔ)密文數(shù)據(jù)；

SDRAM，用于將主機(jī)傳送來(lái)的待加密數(shù)據(jù)進(jìn)行緩存；

DSP，用于通過(guò)PCI總線與主機(jī)進(jìn)行數(shù)據(jù)交互，調(diào)度數(shù)據(jù)進(jìn)入FPGA進(jìn)行加密/解密處理，最后將密文存儲(chǔ)在NorFlash1中；

FPGA，用于與DSP進(jìn)行數(shù)據(jù)交互，并對(duì)輸入的數(shù)據(jù)進(jìn)行加密/解密處理；FPGA內(nèi)部功能模塊包括控制寄存器、總線切換控制寄存器、狀態(tài)寄存器0、狀態(tài)寄存器1、SRAM1、SRAM2、SRAM3、SRAM4、2輸入數(shù)據(jù)選擇器、2輸出數(shù)據(jù)選擇器、密碼算法模塊；其中，控制寄存器，用于寄存密碼算法模塊的啟動(dòng)命令和模式命令；總線切換控制寄存器，用于寄存控制2輸入數(shù)據(jù)選擇器和2輸出數(shù)據(jù)選擇器通道切換的切換命令；狀態(tài)寄存器0，用于寄存SRAM3的寫滿狀態(tài)；狀態(tài)寄存器1，用于寄存SRAM4的寫滿狀態(tài)；2輸入數(shù)據(jù)選擇器，用于在2個(gè)64位的輸入數(shù)據(jù)總線中選擇一個(gè)連接到64位的輸出數(shù)據(jù)總線；2輸出數(shù)據(jù)選擇器，用于在2個(gè)64位的輸出數(shù)據(jù)總線中選擇一個(gè)連接到64位的輸入數(shù)據(jù)總線；密碼算法模塊，用于對(duì)數(shù)據(jù)進(jìn)行加解密處理；SRAM1和SRAM2用于寫入待加密數(shù)據(jù)，SRAM3和SRAM4，用于輸出密文數(shù)據(jù)。

進(jìn)一步地，NorFlash0的數(shù)據(jù)總線寬度為16位，容量為1M字節(jié)；NorFlash1的數(shù)據(jù)總線寬度為16位，容量為64M字節(jié)；SDRAM的數(shù)據(jù)總線寬度為16位，容量為64M字節(jié)。

進(jìn)一步地，硬件加密板卡還包括電平轉(zhuǎn)換和CPCI連接器；其中，電平轉(zhuǎn)換，用于將CMOS電平的數(shù)據(jù)總線與TTL電平的數(shù)據(jù)總線接連到一起，實(shí)現(xiàn)一端的CMOS電平的數(shù)據(jù)信號(hào)與另一端的TTL電平的數(shù)據(jù)信號(hào)正常通信；CPCI連接器，用于將硬件加密板卡與CPCI總線系統(tǒng)互聯(lián)。

進(jìn)一步地，密碼算法模塊包括64位數(shù)據(jù)總線的輸入接口、64位數(shù)據(jù)總線的輸出接口和控制命令接口；其中，

64位數(shù)據(jù)總線的輸入接口，用于接收輸入數(shù)據(jù)；

64位數(shù)據(jù)總線的輸出接口，用于輸出處理后的數(shù)據(jù)；