[發(fā)明專利]一種MCU時鐘切換電路有效
| 申請?zhí)枺?/td> | 201811268606.8 | 申請日: | 2018-10-29 |
| 公開(公告)號: | CN109379063B | 公開(公告)日: | 2022-06-28 |
| 發(fā)明(設計)人: | 胡依婷;陳恒江;唐映強;饒喜冰 | 申請(專利權)人: | 無錫中微愛芯電子有限公司 |
| 主分類號: | H03K5/135 | 分類號: | H03K5/135;H03K5/1252 |
| 代理公司: | 北京科家知識產(chǎn)權代理事務所(普通合伙) 11427 | 代理人: | 陳娟 |
| 地址: | 214000 江蘇省無錫市*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 mcu 時鐘 切換 電路 | ||
本發(fā)明公開了時鐘切換技術領域的一種MCU時鐘切換電路,包括第一或非門和第二或非門,所述第一或非門的輸出端接第一D觸發(fā)器的D端,所述第一D觸發(fā)器的Q端接第三或非門的第一輸入端,所述第三或非門的輸出端接第二D觸發(fā)器的D端,所述第二D觸發(fā)器的Q端接第一與非門的第一輸入端,該種MCU時鐘切換電路,設計合理,可以根據(jù)需要關閉未選擇的振蕩模塊,有利于降低電路的功耗。若新的時鐘源還未起振,則不會進行切換,不會產(chǎn)生因為新時鐘源未正常起振造成的電路工作異常。時鐘切換時不會產(chǎn)生小于新時鐘周期的毛刺,利于程序的平穩(wěn)運行。
技術領域
本發(fā)明涉及時鐘切換技術領域,具體為一種MCU時鐘切換電路。
背景技術
目前針對不同時鐘源切換的時鐘切換電路,部分選用多路選擇器切換,會造成時鐘切換過程中產(chǎn)生窄脈沖,造成電路工作異常,更可能出現(xiàn)新時鐘還未正常起振,就已切換的情況,導致電路不工作;部分選用延遲切換信號有效時間的方式,來避免產(chǎn)生窄脈沖,但也可能出現(xiàn)新時鐘還未正常起振,就已切換的情況;其余現(xiàn)有的時鐘切換方式也都不能保證新時鐘源已起振后再切換。因此,為了保證時鐘切換時電路工作不停止,需要切換前后的兩種時鐘源都保持振蕩開啟狀態(tài),增大了電路的功耗。為了解決時鐘振蕩常開增大功耗,新時鐘源未起振導致電路工作停止和時鐘源切換產(chǎn)生小于新時鐘周期毛刺的問題,我們提出了一種MCU時鐘切換電路。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種MCU時鐘切換電路,以解決上述背景技術中提出的因為新時鐘源未正常起振造成的電路工作異常,增大電路的功耗,以及在時鐘切換時產(chǎn)生小于新時鐘周期的毛刺的問題。
為實現(xiàn)上述目的,本發(fā)明提供如下技術方案:一種MCU時鐘切換電路,包括第一或非門和第二或非門,所述第一或非門的輸出端接第一D觸發(fā)器的D端,所述第一D觸發(fā)器的CL端接第一非門的輸出端,所述第一D觸發(fā)器的Q端接第三或非門的第一輸入端,所述第三或非門的輸出端接第二D觸發(fā)器的D端,所述第二D觸發(fā)器的Q端接第一與非門的第一輸入端,所述第一與非門的輸出端接第二與非門的第一輸入端,所述第二或非門的輸出端接第三D觸發(fā)器的D端,所述第二或非門的第二輸入端與第一或非門的第一輸入端并接,所述第二或非門的第一輸入端接第一D觸發(fā)器的Q端,所述第三D觸發(fā)器的CL端接第二非門的輸出端,所述第三D觸發(fā)器的Q端接第一或非門的第二輸入端,所述第三D觸發(fā)器的Q端接第四或非門的第一輸入端,所述第四或非門的第二輸入端接第二D觸發(fā)器的Q端,所述第四或非門的輸出端接第四D觸發(fā)器的D端,所述第四D觸發(fā)器的Q端接第三與非門的第一輸入端,所述第四D觸發(fā)器的Q端接第三或非門的第二輸入端,所述第三與非門的輸出端接第二與非門的第二輸入端。
優(yōu)選的,所述第二或非門的第二輸入端與第一或非門的第一輸入端接MCMO時鐘信號。
優(yōu)選的,所述第二D觸發(fā)器的CL端、第一與非門的第二輸入端和第二非門的輸入端接FIH時鐘信號。
優(yōu)選的,所述第四D觸發(fā)器的CL端、第三與非門的第二輸入端和第一非門的輸入端接FMX時鐘信號。
與現(xiàn)有技術相比,本發(fā)明的有益效果是:該種MCU時鐘切換電路,設計合理,可以根據(jù)需要關閉未選擇的振蕩模塊,有利于降低電路的功耗。若新的時鐘源還未起振,則不會進行切換,不會產(chǎn)生因為新時鐘源未正常起振造成的電路工作異常。時鐘切換時不會產(chǎn)生小于新時鐘周期的毛刺,利于程序的平穩(wěn)運行。
附圖說明
圖1為本發(fā)明電路圖;
圖2為本發(fā)明電路波形圖。
圖中:1第一或非門、2第二或非門、3第一D觸發(fā)器、4第三或非門、5第二D觸發(fā)器、6第一與非門、7第二與非門、8第三D觸發(fā)器、9第四或非門、10第四D觸發(fā)器、11第三與非門、12第二非門、13第一非門。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于無錫中微愛芯電子有限公司,未經(jīng)無錫中微愛芯電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811268606.8/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:一種基于同軸硅通孔的片上延遲單元電路
- 下一篇:一種電流比較器





