[發(fā)明專利]一種集成電路封裝工藝

在審

• 申請?zhí)枺?/td>: 201811267250.6
• 申請日: 2018-10-29
• 公開（公告）號: CN109461663A
• 公開（公告）日: 2019-03-12
• 發(fā)明（設(shè)計(jì)）人: 汪元元
• 申請（專利權(quán)）人: 上海萃勵電子科技有限公司;深圳市萃勵創(chuàng)思智能科技有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L21/48
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種集成電路封裝工藝，其特征在于：工藝過程包括：(1)在剛性基板上涂覆導(dǎo)電高分子涂層并烘干；(2)導(dǎo)電高分子涂層上涂覆感光材料，再通過圖形轉(zhuǎn)移露出線路槽；(3)在圖形化區(qū)域有機(jī)導(dǎo)電涂層露出部分鍍底電極；(4)在底電極上繼續(xù)鍍銅層；(5)在銅層上鍍頂電極；(6)去除剩余感光材料；(7)在銅層側(cè)面修飾有機(jī)金屬轉(zhuǎn)化膜；(8)將芯片邦定在頂電極上并灌注封裝樹脂材料；(9)樹脂固化成型后剝離基板，用溶劑清洗封裝樹脂和底電極上附著的導(dǎo)電高分子，露出底電極，完成封裝，基板清洗后可回收利用。

所述導(dǎo)電高分子為電導(dǎo)率超過1Scm^-1的共軛高分子涂層，包括聚苯胺、聚吡咯、聚3，4-乙撐二氧噻吩中的一種或其組合，涂覆方式優(yōu)選溶液旋涂或刮涂，烘干溫度80～120攝氏度。

2.根據(jù)權(quán)利要求1所述一種集成電路封裝工藝，其特征在于：所述感光材料優(yōu)選聚丙烯酸酯類的干膜、濕膜。

3.根據(jù)權(quán)利要求1所述一種集成電路封裝工藝，其特征在于：所述底電極為標(biāo)準(zhǔn)電極電勢高于銅的金屬材料，包括金、銀、鈀或其合金，頂電極為標(biāo)準(zhǔn)電極電勢高于銅且易于焊接的金屬，包括銀、鈀或其合金。

4.根據(jù)權(quán)利要求1所述一種集成電路封裝工藝，其特征在于：所述銅層側(cè)面修飾有機(jī)金屬轉(zhuǎn)化膜采用棕氧化或黑氧化工藝在銅的表面反應(yīng)來獲取。

5.根據(jù)權(quán)利要求1所述一種集成電路封裝工藝，其特征在于：所述封裝樹脂材料為環(huán)氧樹脂。

6.根據(jù)權(quán)利要求1所述一種集成電路封裝工藝，其特征在于：所述用溶劑清洗封裝樹脂和底電極上附著的導(dǎo)電高分子，溶劑采用N-甲基-2-吡咯烷酮。

7.根據(jù)權(quán)利要求1～6任意一項(xiàng)所述集成電路封裝工藝封裝的集成電路。