[發明專利]應用FPGA的嵌入式實時操作系統時間性能測試方法

有效

• 申請號: 201811265805.3
• 申請日: 2018-10-29
• 公開（公告）號: CN109344078B
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 劉博;閆騰;楊艷丹;盛凱南;王洋;王欣;宋志強;陳建任;韓強;何霄霏;李顯坤;王一晶;劉胤龍;王婷婷
• 申請（專利權）人: 北京京航計算通訊研究所
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 中國兵器工業集團公司專利中心 11011
• 代理人: 周恒

本發明屬于軟件測評技術領域，具體涉及一種應用FPGA的嵌入式實時操作系統時間性能測試方法。為準確測量嵌入式實時操作系統的時間性能指標，本發明提供了一種嵌入式操作系統時間性能測量方法，包括步驟：FPGA觸發激勵信號及測量參數配置，目標機上時間性能測試程序運行，FPGA接收響應信號，FPGA計算時間間隔，時間間隔數據存儲和數據據轉發至上位機，上位機進行時間性能分析。本發明技術方案采用FPGA測量與目標機測試功能相結合的測試方法，將計時功能與外部激勵由FPGA實現，減少測試程序中的系統調用，減小信號延遲時間，提高了嵌入式實時操作系統時間性能測試的靈活性。

技術領域

本發明屬于軟件測評技術領域，具體涉及一種應用FPGA的嵌入式實時操作系統時間性能測試方法。

背景技術

嵌入式實時操作系統是對實時性有嚴格要求的專用計算機操作系統，其實時性體現在時間性能和運行時間的確定性。任務切換時間、中斷響應時間、任務搶占時間、信號量延遲時間是反映嵌入式操作系統時間性能的重要指標。

嵌入式實時操作系統時間性能測試的方法有基準測試法、硬件法。基準測試法，其通過定義一系列的性能基準測試程序，依據RTOS自身時基獲取的時間數據，如RhealStone、進程分派延遲時間法、Hartstone方法、Lmbench方法，該類方法比較快捷，但是基準測試程序中頻繁的系統調度也使得大量CPU時間被占用，影響測試精度。硬件法主要是利用示波器、邏輯分析儀等嵌入式開發輔助設備與測試程序結合對系統進行時間性能測試，但是輔助設備只負責獲取測量時間，靈活性差。

發明內容

(一)要解決的技術問題

本發明要解決的技術問題是：如何提出一種應用FPGA的嵌入式實時操作系統時間性能測試方法，以減少測試程序的系統調用，減少信號延遲時間，提高測試精度，增加測試的靈活性。

(二)技術方案

為解決上述技術問題，本發明提供一種應用FPGA的嵌入式實時操作系統時間性能測試方法，所述時間性能測試方法基于時間性能測試系統來實施，所述時間性能測試系統分為FPGA模塊和被測端模塊；

所述FPGA模塊包括：工作指令信號生成模塊、第一時間記錄模塊、響應信號接收模塊、第四時間記錄模塊、第一時間間隔運算模塊、存儲模塊；

所述被測端模塊包括：工作任務執行模塊響應信號生成模塊；

所述時間性能測試方法包括如下步驟：

步驟1：所述工作指令信號生成模塊向目標機提供工作指令信號，第一時間記錄模塊記錄下發出工作指令信號時的第一時間，作為時間測量起始點；

步驟2：所述目標機接收到工作指令信號，工作任務執行模塊根據工作指令信號執行對應工作任務，工作任務完成后，響應信號生成模塊生成響應信號，并輸出；

步驟3：響應信號接收模塊接收所述響應信號；

步驟4：所述第四時間記錄模塊采用FPGA模塊自身的時間基準進行計數，記錄下所述響應信號的接收時間，即第四時間，作為時間測量終止點；

步驟5：第一時間間隔運算模塊對第一時間和第四時間之間的時間間隔進行運算，獲得第一時間間隔；存儲模塊對測量的多組時間間隔數據進行存儲并轉發至上位機；

步驟6：上位機對收到的時間間隔數據進行統計分析，獲得時間性能測試結果。

其中，所述時間性能測試方法適用于嵌入式實時操作系統的任務切換時間、信號量延遲時間、任務搶占時間，中斷響應時間性能指標的測試。

其中，所述步驟1中，所述工作指令信號包括：任務切換信號、任務搶占信號、中斷信號。

其中，所述FPGA模塊還包括：第二時間間隔運算模塊；