[發明專利]半導體器件及其制造方法及包括該半導體器件的電子設備

有效

• 申請號: 201811264731.1
• 申請日: 2018-10-26
• 公開（公告）號: CN109411539B
• 公開（公告）日: 2022-04-19
• 發明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;B82Y40/00;B82Y10/00
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

本公開提供了一種半導體器件及其制造方法及包括該半導體器件的電子設備。根據實施例，半導體器件包括：襯底；與襯底間隔開、在襯底表面上方橫向延伸的半導體納米結構；環繞半導體納米結構的外周形成的柵堆疊。半導體納米結構下方的柵堆疊部分包括彼此相對的第一側壁和第二側壁，半導體納米結構上方的柵堆疊部分包括彼此相對的第三側壁和第四側壁。第一側壁的至少一部分與第三側壁的至少一部分基本共面，和/或第二側壁的至少一部分與第四側壁的至少一部分基本共面。

技術領域

本公開涉及半導體領域，具體地，涉及基于半導體納米結構的半導體器件及其制造方法以及包括這種半導體器件的電子設備。

背景技術

基于半導體納米結構如納米線或納米片的半導體器件例如金屬氧化物半導體場效應晶體管(MOSFET)，尤其是具有四周全環繞柵極(all around wrapped gate，AAWG)的器件，具有良好的短溝道效應，并且使得器件尺寸能夠進一步按比例縮小。然而，在制造具有AAWG的半導體器件時，將AAWG的上部與下部對準是非常困難的。此外，在這種器件中，難以對溝道施加強應力以增強器件的性能。

發明內容

有鑒于此，本公開的目的至少部分地在于提供一種具有改進性能的基于半導體納米結構的半導體器件及其制造方法以及包括這種半導體器件的電子設備。

根據本公開的一個方面，提供了一種半導體器件，包括：襯底；與襯底間隔開、在襯底表面上方橫向延伸的半導體納米結構；以及環繞半導體納米結構的外周形成的柵堆疊。半導體納米結構下方的柵堆疊部分包括彼此相對的第一側壁和第二側壁，半導體納米結構上方的柵堆疊部分包括彼此相對的第三側壁和第四側壁。第一側壁的至少一部分與第三側壁的至少一部分基本共面，和/或第二側壁的至少一部分與第四側壁的至少一部分基本共面。

根據本公開的另一個方面，提供了一種制造半導體器件的方法，包括：在襯底上形成相對于襯底懸置的預備半導體納米結構；在襯底上形成預備偽柵層，所述預備偽柵層環繞懸置的預備半導體納米結構的外周；對預備偽柵層和預備半導體納米結構進行圖案化，形成自對準的偽柵層和半導體納米結構，偽柵層仍然環繞半導體納米結構的外周；在偽柵層的側壁上形成環繞半導體納米結構的柵側墻；至少部分地去除偽柵層以在柵側墻內側留出環繞半導體納米結構外周的空間；在所述空間中形成柵堆疊。

根據本公開的另一個方面，提供了一種電子設備，包括至少部分地由前述半導體器件形成的集成電路。

根據本公開的實施例，形成了自對準環繞柵(SWAG)。可以較好地控制SWAG的柵長，這對于大規模制造是有利的。

附圖說明

通過以下參照附圖對本公開實施例的描述，本公開的上述以及其它目的、特征和優點將更為清楚，在附圖中：

圖1至16(c)是示出了制造根據本公開的實施例的半導體器件的流程中部分階段的示意圖。

貫穿附圖，相同或相似的附圖標記表示相同或相似的部件。

具體實施方式

以下，將參照附圖來描述本公開的實施例。但是應該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本公開的概念。

在附圖中示出了根據本公開實施例的各種結構示意圖。這些圖并非是按比例繪制的，其中為了清楚表達的目的，放大了某些細節，并且可能省略了某些細節。圖中所示出的各種區域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制造公差或技術限制而有所偏差，并且本領域技術人員根據實際所需可以另外設計具有不同形狀、大小、相對位置的區域/層。