[發(fā)明專利]片上模擬電平箝位電路

在審

• 申請?zhí)枺?/td>: 201811261814.5
• 申請日: 2018-10-26
• 公開（公告）號: CN109189142A
• 公開（公告）日: 2019-01-11
• 發(fā)明（設(shè)計）人: 王建軍;朱定飛
• 申請（專利權(quán)）人: 上海海櫟創(chuàng)微電子有限公司
• 主分類號: G05F1/625
• 分類號: G05F1/625
• 代理公司: 上海啟核知識產(chǎn)權(quán)代理有限公司 31339
• 代理人: 王仙子

1.一種片上模擬電平箝位電路結(jié)構(gòu)，其特征在于，包括：

第一箝位模塊和第二箝位模塊，所述第一箝位模塊用于調(diào)整線網(wǎng)電平與目標(biāo)電平差值大于等于設(shè)定值時的線網(wǎng)電平，所述第二模塊用于調(diào)整線網(wǎng)電平與目標(biāo)電平差值小于設(shè)定值時的線網(wǎng)電平；所述第一箝位模塊包括至少一個二極管，所述第二箝位模塊包括緩沖器；所述第一箝位模塊一端與所述緩沖器的輸出端及負(fù)輸入端連接，并連接線網(wǎng)電平；所述第一箝位模塊的另一端接地，所述緩沖器的正輸入端電平即為目標(biāo)電平。

2.如權(quán)利要求1所述的片上模擬電平箝位電路，其特征在于，所述第一箝位模塊包括多個串聯(lián)的二極管。

3.如權(quán)利要求2所述的片上模擬電平箝位電路，其特征在于，所述線網(wǎng)電平為高電平，第一個所述二極管的正極與所述緩沖器的輸出端及負(fù)輸入端連接，最后一個二極管的負(fù)極接地。

4.如權(quán)利要求2所述的片上模擬電平箝位電路，其特征在于，所述線網(wǎng)電平為低電平，最后一個所述二極管的負(fù)極與所述緩沖器的輸出端及負(fù)輸入端連接，第一個二極管的正極接電源。

5.一種片上模擬電平箝位電路結(jié)構(gòu)，其特征在于，包括：

第一箝位模塊和第二箝位模塊，所述第一箝位模塊用于調(diào)整線網(wǎng)電平與目標(biāo)電平差值大于等于設(shè)定值時的線網(wǎng)電平，所述第二模塊用于調(diào)整線網(wǎng)電平與目標(biāo)電平差值小于設(shè)定值時的線網(wǎng)電平；所述第一箝位模塊包括至少一個MOS管，所述第二箝位模塊包括緩沖器；所述第一箝位模塊一端與所述緩沖器的輸出端及負(fù)輸入端連接，并連接線網(wǎng)電平；所述第一箝位模塊的另一端接地，所述緩沖器的正輸入端電平即為目標(biāo)電平。

6.如權(quán)利要求5所述的片上模擬電平箝位電路，其特征在于，所述第一箝位模塊包括多個MOS管，所述多個MOS管的柵極連接至第一個MOS管的漏極，并連接所述線網(wǎng)電平，相鄰MOS管的漏極和源極連接，最后一個MOS管的源極接地。

7.如權(quán)利要求6所述的片上模擬電平箝位電路，其特征在于，所述線網(wǎng)電平為高電平，所述MOS管為NMOS管。

8.如權(quán)利要求5所述的片上模擬電平箝位電路，其特征在于，所述第一箝位模塊包括多個MOS管，所述多個MOS管的柵極連接至最后第一個MOS管的漏極，并連接所述線網(wǎng)電平，相鄰MOS管的漏極和源極連接，第一個MOS管的源極接電源。

9.如權(quán)利要求8所述的片上模擬電平箝位電路，其特征在于，所述線網(wǎng)電平為低電平，所述MOS管為PMOS管。

10.如權(quán)利要求1或5所述的片上模擬電平箝位電路，其特征在于，還包括至少一個MOS控制管；所述MOS控制管為NMOS控制管，所述NMOS控制管的柵極連接所述第一箝位模塊一端，源極接地或通過至少一個電阻接地，漏極通過至少一個電阻接電源；或者，所述MOS控制管為PMOS控制管，所述PMOS控制管的柵極連接所述第一箝位模塊一端，源極接電源或通過至少一個電阻接電源，漏極通過至少一個電阻接地。