[發(fā)明專利]芯片

有效

• 申請?zhí)枺?/td>: 201811259810.3
• 申請日: 2018-10-26
• 公開（公告）號: CN111103531B
• 公開（公告）日: 2022-11-01
• 發(fā)明（設(shè)計(jì)）人: 永昇平;薛培英;郭俊儀
• 申請（專利權(quán)）人: 瑞昱半導(dǎo)體股份有限公司
• 主分類號: G01R31/3185
• 分類號: G01R31/3185;G01R31/3177;G01R31/317
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 黃艷

1.一種芯片，包含：

多個(gè)功能輸入墊，用以接收一功能序列；

一序列產(chǎn)生電路，用以產(chǎn)生一診斷序列；

至少一邏輯電路，包含多個(gè)邏輯門，所述多個(gè)邏輯門電性連接所述功能輸入墊，用以響應(yīng)該功能序列，并輸出至少一邏輯結(jié)果；

至少一掃描鏈，電性連接所述多個(gè)邏輯門及該序列產(chǎn)生電路，該掃描鏈被致能時(shí)，輸出一響應(yīng)該邏輯結(jié)果的響應(yīng)結(jié)果，或一響應(yīng)該診斷序列的診斷結(jié)果；

一選擇電路，電性連接所述多個(gè)邏輯門、該序列產(chǎn)生電路、及該掃描鏈，依據(jù)一控制信號，選擇性致能該掃描鏈接收該序列產(chǎn)生電路或該邏輯電路的輸出；以及

至少一序列輸出墊，于該掃描鏈響應(yīng)該診斷序列時(shí)，接收該診斷結(jié)果，于該掃描鏈響應(yīng)該邏輯結(jié)果時(shí)，接收該響應(yīng)結(jié)果。

2.如權(quán)利要求1所述的芯片，其中該序列產(chǎn)生電路包含：

至少一時(shí)鐘電路，用以產(chǎn)生一時(shí)鐘信號；

至少一正反器，依據(jù)該時(shí)鐘信號，產(chǎn)生該診斷序列；以及

至少一反相器，電性連接在該正反器的一輸入端與一輸出端之間。

3.如權(quán)利要求2所述的芯片，其中：

該正反器為多個(gè)；以及

該序列產(chǎn)生電路包含至少一邏輯門，該邏輯門的一輸入端電性連接所述正反器的一部分，且該邏輯門的一輸出端電性連接所述正反器的另一部分，以及該反相器電性連接所述正反器的一部分及所述正反器的另一部分之間。

4.如權(quán)利要求2所述的芯片，其中該序列產(chǎn)生電路包含：

一時(shí)鐘輸入墊，接收一振蕩信號；以及

一多工器，電性連接該時(shí)鐘輸入墊、該時(shí)鐘電路及該正反器之間，并依據(jù)該控制信號，選擇性輸出該振蕩信號或該時(shí)鐘信號；

其中，于該多工器輸出該振蕩信號時(shí)，該正反器產(chǎn)生關(guān)聯(lián)于該振蕩信號的該診斷序列，于該多工器輸出該時(shí)鐘信號時(shí)，該正反器產(chǎn)生關(guān)聯(lián)于該時(shí)鐘信號的該診斷序列。

5.如權(quán)利要求1所述的芯片，其中該選擇電路包含：

一多工器，電性連接在該序列產(chǎn)生電路及該掃描鏈之間，被致能時(shí)，輸出或不輸出該診斷序列；

一控制輸入墊，接收該控制信號；以及

一切換接口，電性連接該多工器、該控制輸入墊、及該掃描鏈，依據(jù)該控制信號，致能該多工器、及該掃描鏈的輸出；

其中，于該多工器輸出該診斷序列時(shí)，該掃描鏈自該序列產(chǎn)生電路接收該診斷序列并輸出該診斷結(jié)果，于該多工器不輸出該診斷序列時(shí)，該掃描鏈自所述多個(gè)邏輯門接收該邏輯結(jié)果并輸出該響應(yīng)結(jié)果。

6.如權(quán)利要求5所述的芯片，其中該選擇電路包含：

一掃描輸入墊，用以接收一全掃描序列；以及

該多工器電性連接該掃描輸入墊及該序列產(chǎn)生電路，用以選擇性輸出該全掃描序列或該診斷序列，于該多工器輸出該全掃描序列時(shí)，該掃描鏈接收該全掃描序列，并交替輸出該診斷結(jié)果及該響應(yīng)結(jié)果。

7.如權(quán)利要求5所述的芯片，其中該切換接口包含：

一致能輸入墊，用以接收一低電平信號；

一限制邏輯門，用以產(chǎn)生一高電平信號；

一第一多工器，用以輸出該低電平信號或該高電平信號，于該第一多工器輸出該低電平信號時(shí)，致能該掃描鏈接收該邏輯結(jié)果并輸出該響應(yīng)結(jié)果，于該第一多工器輸出該高電平信號時(shí)，致能該掃描鏈接收該診斷序列并輸出該診斷結(jié)果；以及

一序列切換電路，依據(jù)該控制信號，致能該第一多工器、該多工器、及該掃描鏈的輸出。

8.如權(quán)利要求1所述的芯片，其中該掃描鏈包含：

按序串聯(lián)的多個(gè)正反掃描器，電性連接該序列產(chǎn)生電路及該序列輸出墊之間，于該選擇電路致能該序列產(chǎn)生電路的輸出時(shí)，所述正反掃描器響應(yīng)該診斷序列，并輸出該診斷結(jié)果，于該選擇電路致能所述多個(gè)邏輯門的輸出時(shí)，所述正反掃描器響應(yīng)該邏輯結(jié)果，并輸出該響應(yīng)結(jié)果。