[發明專利]基于調相方式的防撞雷達目標速度模擬裝置、系統及方法有效
| 申請號: | 201811259578.3 | 申請日: | 2018-10-26 |
| 公開(公告)號: | CN109459733B | 公開(公告)日: | 2021-01-22 |
| 發明(設計)人: | 劉軍智;王盤偉;唐建立 | 申請(專利權)人: | 中電科儀器儀表有限公司 |
| 主分類號: | G01S7/40 | 分類號: | G01S7/40 |
| 代理公司: | 濟南圣達知識產權代理有限公司 37221 | 代理人: | 李琳 |
| 地址: | 266555 山東省青*** | 國省代碼: | 山東;37 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 調相 方式 雷達 目標 速度 模擬 裝置 系統 方法 | ||
1.一種基于調相方式的防撞雷達目標速度模擬裝置,其特征是,包括依次連接的FPGA調相單元、DAC及濾波單元和單邊帶調制單元;
所述FPGA調相單元,被配置為接收主機發送的相位控制字,在外觸發信號的作用下產生不同相位的正弦和余弦兩路信號,并將正弦和余弦兩路信號送至DAC及濾波單元;所述DAC及濾波單元,將正弦和余弦兩路數字信號轉化為正弦和余弦兩路模擬信號,并分別對兩路模擬信號進行濾波處理,將經過濾波處理后的正弦和余弦兩路模擬信號送至單邊帶調制單元;
所述單邊帶調制單元,被配置為接收防撞雷達發送的信號作為零延遲本振信號,將正弦、余弦模擬信號分別與零延遲本振信號進行IQ混頻后,得到最終的輸出頻率fout送至模擬器的發射通道的輸入端;
所述主機根據建立的速度與相位差的關系表達式計算待模擬的速度值對應的相位差值,將該相位差值轉化成二進制代碼形式的相位控制字;
所述單邊帶調制單元包括放大器Ⅰ、功分器和混頻器,所述功分器的一輸出端與混頻器的一輸入端之間依次連接有90°移相器、I路移相微調器、I路放大器和I路調制器,所述I路調制器的輸入端連接有I路幅度調節器;所述功分器的另一輸出端與混頻器的另一輸入端依次連接有Q路移相微調器、Q路放大器和Q路調制器,所述Q路調制器的輸入端連接有Q路幅度調節器;
所述放大器Ⅰ的輸入端接收防撞雷達發射的零延遲的雷達發射信號,并對其進行放大處理后,輸出至功分器;所述功分器將放大后的零延遲雷達發射信號分成兩路零延遲本振信號,一路零延遲本振信號經過90°移相器移相、I路移相微調器調幅、I路放大器放大后進入I路調制器,DAC及濾波單元輸出的正弦模擬信號經過I路幅度調節器調節后進入I路調制器,經過該I路調制器調制后,送入混頻器;另一路零延遲本振信號經過Q路移相微調器調幅、Q路放大器放大后,進入Q路調制器;DAC及濾波單元輸出的余弦模擬信號經過Q路幅度調節器調節后進入Q路調制器,經過該Q路調制器調制后,送入混頻器;經過混頻器混頻,得到最終的輸出頻率fout。
2.根據權利要求1所述的基于調相方式的防撞雷達目標速度模擬裝置,其特征是,所述DAC及濾波單元包括雙通道的高速DAC轉換器和兩個與高速DAC轉換器輸出端連接的濾波器,通過雙通道的高速DAC轉換器將正、余弦兩路數字信號轉化為正、余弦兩路模擬信號,兩路模擬信號分別經過相應的濾波器濾波處理后,送入單邊帶調制單元。
3.根據權利要求1所述的基于調相方式的防撞雷達目標速度模擬裝置,其特征是,所述FPGA調相單元的數量為一個或多個。
4.根據權利要求1所述的基于調相方式的防撞雷達目標速度模擬裝置,其特征是,在I路放大器、I路調制器之間還連接有用于調節進入一路零延遲本振信號偏置的I路偏置調節器;在Q路放大器、Q路調制器之間還連接有用于調節另一路零延遲本振信號偏置的Q路偏置調節器。
5.一種基于調相方式的防撞雷達目標速度模擬系統,其特征是,包括權利要求1-4中任一項所述的防撞雷達目標速度模擬裝置和主機;
所述主機,被配置為根據速度與相位差的關系計算待模擬的速度值對應的相位差值,將該相位差值轉化成二進制代碼形式的相位控制字,發送給防撞雷達目標速度模擬裝置。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中電科儀器儀表有限公司,未經中電科儀器儀表有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811259578.3/1.html,轉載請聲明來源鉆瓜專利網。





