[發明專利]一種單端輸入的低功耗同步寄存器型逐次逼近ADC有效
| 申請號: | 201811252034.4 | 申請日: | 2018-10-25 |
| 公開(公告)號: | CN109639282B | 公開(公告)日: | 2021-08-24 |
| 發明(設計)人: | 朱樟明;李哲;劉術彬;李登全;馬瑞 | 申請(專利權)人: | 西安電子科技大學 |
| 主分類號: | H03M1/46 | 分類號: | H03M1/46;H03M1/08;H03M1/00 |
| 代理公司: | 西安嘉思特知識產權代理事務所(普通合伙) 61230 | 代理人: | 張捷 |
| 地址: | 710071*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 輸入 功耗 同步 寄存器 逐次 逼近 adc | ||
本發明涉及一種單端輸入的低功耗同步寄存器型逐次逼近ADC,包括:自舉開關(1)、差分電容陣列(2)、比較器(3)、SAR邏輯控制器(4)和輸出寄存器(5);其中,差分電容陣列(2)分別連接比較器(3)和SAR邏輯控制器(4);差分電容陣列(2)通過自舉開關(1)連接輸入端;比較器(3)連接SAR邏輯控制器(4);SAR控制器(4)連接輸出寄存器(5);輸出寄存器(5)連接輸出端。本發明提供的單端輸入的低功耗同步寄存器型逐次逼近ADC,能夠直接對單端信號進行處理,避免了額外的單端轉差分電路,從而降低了設計難度,減少了電路面積,降低了功耗;而且能夠在轉換過程中保證比較器的共模電壓基本穩定在參考電壓Vcm附近,從而降低比較器的動態失調,提高電路整體精度。
技術領域
本發明屬于集成電路設計領域,具體涉及一種單端輸入的低功耗同步寄存器型逐次逼近ADC。
背景技術
逐次逼近型模數轉換器(SAR ADC,successive approximation register Analogto Digital),是在每一次轉換過程中,通過遍歷所有的量化值并將其轉化為模擬值,將輸入信號與其逐一比較,最終得到要輸出的數字信號。由于逐次逼近型模數轉換器的結構簡單,功耗低等優點,因此,SAR ADC在可穿戴設備和醫療器械等低功耗需求領域被廣泛采用。
近些年數字技術的飛速發展導致了各種系統對模數轉換器的要求也越來越高,新型的模數轉換技術不斷涌現。對模數轉換器的電路結構設計來說,提高速度,自然要犧牲分辨率和功耗;提高精度或分辨率,要犧牲轉換速度和功耗;降低功耗則要相應降低速度和分辨率。所以必須根據模數轉換器的不同應用場合來選擇不同的電路結構,從而使性能價格比達到最優。
隨著移動電子市場的不斷擴大,對模數轉換器基本有幾個要求,首先要求低功耗,由于移動便攜式電子產品一般都是由電池供電,所以降低電路的功耗顯得尤為重要。其次面積小,減小模數轉換器電路的版圖面積無疑可以降低電子產品的成本。最后,精度高,一般為了達到精度的要求,大多類型的ADC均采用差分輸入來抑制共模噪聲以及偶次諧波的影響。然而在現實生活中遇到的信號例如音頻,視頻以及其他類型的信號均為單端的信號,因此,需要額外的單端轉差分電路將此類信號進行轉換才能供后級ADC進行處理,這樣不僅增加了電路設計的難度,而且增加了電路的面積與功耗,這與對模數轉換器的要求是矛盾的。
發明內容
為了解決現有技術中存在的上述問題,本發明提供了一種單端輸入的低功耗同步寄存器型逐次逼近ADC。本發明要解決的技術問題通過以下技術方案實現:
本發明實施例提供了一種單端輸入的低功耗同步寄存器型逐次逼近ADC,包括:自舉開關、差分電容陣列、比較器、SAR邏輯控制器和輸出寄存器;其中,
所述差分電容陣列分別連接所述比較器和所述SAR邏輯控制器;
所述差分電容陣列通過所述自舉開關連接輸入端;
所述比較器連接所述SAR邏輯控制器;
所述SAR控制器連接所述輸出寄存器;
所述輸出寄存器連接輸出端。
在本發明的一個實施例中,所述差分電容陣列包括:第一電容陣列、第二電容陣列、第一開關組、第二開關組、第一選擇電壓端和第二選擇電壓端;
所述自舉開關包括:開關S1和開關S2;其中,
所述第一電容陣列分別連接所述開關S1和所述比較器的正向輸入端;
所述第一電容陣列的下極板通過第一開關組連接至所述第一選擇電壓端;
所述第二電容陣列分別連接所述開關S2和所述比較器的反向輸入端;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安電子科技大學,未經西安電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811252034.4/2.html,轉載請聲明來源鉆瓜專利網。





