[發明專利]一種柵極驅動電路

有效

• 申請號: 201811243085.0
• 申請日: 2018-10-24
• 公開（公告）號: CN109194100B
• 公開（公告）日: 2019-12-20
• 發明（設計）人: 劉慧明;張進賀
• 申請（專利權）人: 華大半導體有限公司
• 主分類號: H02M1/088
• 分類號: H02M1/088;H03K17/687
• 代理公司: 31313 上海智晟知識產權代理事務所(特殊普通合伙)
• 代理人: 張東梅

1.一種柵極驅動電路，包括：

第一輸入端口，所述第一輸入端口接收第一控制信號，并控制第一輸出端口處的電壓，所述第一輸出端口與第一晶體管的柵極相連，所述第一晶體管的漏極與電源相連；

電壓采樣端口，所述第一晶體管的源級及負載連接至所述電壓采樣端口；以及

第三晶體管、第四晶體管、第五晶體管及第六晶體管，其中第三晶體管和第四晶體管的漏極分別與所述電源相連，第三晶體管的源級與第一二極管的正極相連，第四晶體管的源級與第二二極管的正極相連，第一二極管的負極與電容的一端、第三二極管的正極相連，第二二極管的負極與第三二極管的負極、所述第一輸出端口及第六晶體管的漏極相連，第五和第六晶體管的源極分別接地，電容的另一端與第五晶體管的漏極電連接，電壓采樣端口與電容的另一端電連接。

2.如權利要求1所述的柵極驅動電路，其特征在于，還包括第二輸入端口，所述第二輸入端口接收第二控制信號，并控制第二輸出端口處的電壓，所述第二輸出端口與第二晶體管的柵極相連，所述第二晶體管的源極接地，漏極與所述負載、所述電壓采樣端口及所述第一晶體管的源級相連。

3.如權利要求1所述的柵極驅動電路，其特征在于，所述第三晶體管、第四晶體管及第六晶體管的柵極受到第三控制信號的控制，所述第三控制信號是第一控制信號的反相信號。

4.如權利要求1所述的柵極驅動電路，其特征在于，所述柵極驅動電路還包括第一電阻、第二電阻，所述電容的另一端與第一電阻的一端、第二電阻的一端相連，第一電阻的另一端與所述電壓采樣端口相連，第二電阻的另一端與第五晶體管的漏極相連。

5.如權利要求4所述的柵極驅動電路，其特征在于，所述第五晶體管受到第四控制信號的控制，所述第四控制信號是振蕩高低電平變化信號。

6.如權利要求5所述的柵極驅動電路，其特征在于，所述第四控制信號周期性開啟第五晶體管，所述第一輸出端口與所述電壓采樣端口之間的電壓為：

Vin-V_M3-V_D2F-Vs*(R2+V_M5)/(R1+R2+V_M5)-V_D4F

其中Vin是電源電壓，V_M3是第三晶體管的導通壓降，V_D2F是第一二極管的正向導通壓降，Vs是電壓采樣端口處的電壓，R2是第二電阻的阻值，V_M5是第五晶體管的導通壓降，R1是第一電阻的阻值，V_D4F是第三二極管的正向導通壓降。

7.如權利要求6所述的柵極驅動電路，其特征在于，所述第一輸出端口與所述電壓采樣端口之間的電壓大于第一晶體管的閾值電壓。

8.如權利要求4所述的柵極驅動電路，其特征在于，所述第一電阻、第二電阻的阻值均可調。

9.如權利要求5所述的柵極驅動電路，其特征在于，所述第四控制信號為方波信號，對電容保持充電。

10.如權利要求1所述的柵極驅動電路，其特征在于，所述第一晶體管是N型功率管。

11.如權利要求1所述的柵極驅動電路，其特征在于，所述第三晶體管和第四晶體管是第一類型晶體管，所述第五晶體管和第六晶體管是第二類型晶體管。

12.如權利要求1所述的柵極驅動電路，其特征在于，所述第三晶體管和第四晶體管是PMOS晶體管，所述第五晶體管和第六晶體管是NMOS晶體管；或，所述第三晶體管和第四晶體管是NMOS晶體管，所述第五晶體管和第六晶體管是PMOS晶體管。