[發明專利]排序系統及數據處理方法

有效

• 申請號: 201811231441.7
• 申請日: 2018-10-22
• 公開（公告）號: CN109460210B
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 周曦;冉超
• 申請（專利權）人: 重慶中科云從科技有限公司
• 主分類號: G06F7/24
• 分類號: G06F7/24;G06F7/02
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 尹麗云

1.一種排序系統，其特征在于，用于從數據量為N的輸入數據中篩選出排名前K的K個目標數據，所述系統包括依次連接的K個處理單元；

任一個處理單元包括：

寄存器，用于存儲當前位置的目標數據；

比較器，用于按照預設條件比較輸入數據、所述寄存器存儲的目標數據，以得到比較結果；

三路選擇器，包括三路輸入端、兩個選擇端及一個選擇輸出端，該三路輸入端分別用于接收所述輸入數據、所述當前位置的目標數據、前一個處理單元存儲的目標數據，該兩個選擇端分別用于接收所述比較器的比較結果、前一個處理單元中所述比較器的比較結果，該選擇輸出端用于向所述寄存器輸出選擇結果；其中，所述輸出選擇結果為前一個處理單元中所述寄存器存儲的數據、或所述輸出選擇結果為當前輸入數據、或所述輸出選擇結果為當前位置的所述寄存器中的數據；

使用時，所述K個處理單元中，K個所述比較器同時進行比較，K個所述寄存器分別用于存儲K個所述目標數據。

2.如權利要求1所述的排序系統，其特征在于，應用于FPGA；

任一個處理單元的所述寄存器被配置為存儲極值，該極值為所述寄存器所能表示的極大值；

所述比較器被配置為，在所述輸入數據大于或等于當前位置的所述目標數據時輸出1，否則輸出0。

3.如權利要求1所述的排序系統，其特征在于，應用于FPGA；

任一個處理單元的所述寄存器被配置為存儲極值，該極值為所述寄存器所能表示的極小值；

所述比較器被配置為，在所述輸入數據小于或等于當前位置的所述目標數據時輸出1，否則輸出0。

4.如權利要求2或3所述的排序系統，其特征在于，所述三路選擇器的兩個選擇端分別為第一選擇端、第二選擇端，所述三路選擇器的三路輸入端分別為第一輸入端、第二輸入端、第三輸入端；

任一個處理單元中：

所述第二選擇端與當前位置的所述比較器的輸出端連接，所述第一選擇端與前一個處理單元中的所述比較器連接；

所述第一輸入端與當前位置的所述寄存器的輸出端連接，所述第二輸入端與前一個處理單元中的所述寄存器連接，所述第三輸入端用于接收所述輸入數據；

其中，對于第一個處理單元，對應的前一個處理單元的比較結果為預設值，所述第二輸入端用于接收輸入數據。

5.一種數據處理方法，其特征在于，用于從數據量為N的輸入數據中篩選出排名前K的K個目標數據，所述方法根據依次連接的K個處理單元實現，其中，

任一個處理單元包括：

寄存器，用于存儲當前位置的目標數據；

比較器，用于按照預設條件比較輸入數據、所述寄存器存儲的目標數據，以得到比較結果；

三路選擇器，包括三路輸入端、兩個選擇端及一個選擇輸出端，該三路輸入端分別用于接收所述輸入數據、所述當前位置的目標數據、前一個處理單元存儲的目標數據，該兩個選擇端分別用于接收所述比較器的比較結果、前一個處理單元中所述比較器的比較結果，該選擇輸出端用于向所述寄存器輸出選擇結果；其中，所述輸出選擇結果為前一個處理單元中所述寄存器存儲的數據、或所述輸出選擇結果為當前輸入數據、或所述輸出選擇結果為當前位置的所述寄存器中的數據；

所述方法包括：

在接收到觸發信號時，利用K個比較器分別對當前輸入數據、K個寄存器中存儲的K個數據進行比較，得到K個比較結果；

根據該K個比較結果對K個所述寄存器中的數據進行并行更新，得到K個所述目標數據。

6.如權利要求5所述的數據處理方法，其特征在于，任一所述比較器輸出的比較結果為1或0，所述根據該K個比較結果對K個所述寄存器中的數據進行并行更新，得到K個所述目標數據，包括：

將比較結果為0的部分比較器對應的所述寄存器中的數據進行逐級移動，以得到K個目標數據。