[發(fā)明專利]雙面扇出型系統(tǒng)級封裝結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201811228748.1
• 申請日: 2018-10-22
• 公開（公告）號: CN111063663B
• 公開（公告）日: 2021-08-24
• 發(fā)明（設(shè)計）人: 潘吉良;李念庭
• 申請（專利權(quán)）人: 力成科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/538;H01L21/768
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006
• 代理人: 梁揮;祁建國

1.一種雙面扇出型多芯片封裝結(jié)構(gòu)，其特征在于，包括：

一第一重布線層，于一第一介電本體內(nèi)形成有多個第一連接線，該第一介電本體的一側(cè)形成有多個內(nèi)接點，另一相對側(cè)形成有多個外接墊，并通過該些第一連接線與該些內(nèi)接點電性連接；

一邏輯芯片，包含一第一有源面及一相對該第一有源面的一第一背面，該第一有源面包含有多個接點；其中該些接點分別電性連接于該第一重布線層的對應(yīng)內(nèi)接點，且該芯片形成有多個第一硅穿孔，各該第一硅穿孔的第一端與對應(yīng)的該接點電性連接，而各該第一硅穿孔的第二端外露于該第一背面；

至少一儲存芯片組，各該儲存芯片組包含有一第二有源面及一相對該第二有源面的一第二背面；并進一步包含：

一控制芯片，其背面固定在該第一重布線層，其中該控制芯片的背面為該儲存芯片組的第二背面；以及

多個儲存芯片，堆疊設(shè)置于該控制芯片上，各該儲存芯片包含有一有源面及多個第二硅穿孔，以與相鄰儲存芯片及該控制芯片電性連接，其中相對位在最外的該儲存芯片的該有源面即是該儲存芯片組的第二有源面；

一封膠層，形成于該第一重布線層上并包覆該邏輯芯片及各該儲存芯片組；其中該邏輯芯片的各該第一硅穿孔的第二端及各該儲存芯片組的第二有源面外露于該封膠層；以及

一第二重布線層，共同形成于該封膠層、該邏輯芯片的第一背面及各該儲存芯片組的第二有源面上，以與該邏輯芯片的各該第一硅穿孔的第二端及各該儲存芯片組的第二有源面電性連接。

2.如權(quán)利要求1所述的雙面扇出型多芯片封裝結(jié)構(gòu)，其特征在于，各該儲存芯片組的第二背面以一黏著層固定于該第一重布線層上。

3.如權(quán)利要求2所述的雙面扇出型多芯片封裝結(jié)構(gòu)，其特征在于，進一步包含有：

一無源元件，其第三背面固定于該第一重布線層上，且其多個金屬接點與該第二重布線層電性連接，或該第三背面固定于該第二重布線層內(nèi)側(cè)面，且其多個金屬接點與該第一重布線層電性連接。

4.如權(quán)利要求1或2所述的雙面扇出型多芯片封裝結(jié)構(gòu)，其特征在于，該邏輯芯片的該第一背面與各該儲存芯片組的該第二有源面齊平。

5.如權(quán)利要求1所述的雙面扇出型多芯片封裝結(jié)構(gòu)，其特征在于，該邏輯芯片的高度與各該儲存芯片組的高度相同。

6.如權(quán)利要求3所述的雙面扇出型多芯片封裝結(jié)構(gòu)，其特征在于，該無源元件與該邏輯芯片與各該儲存芯片組共平面。

7.如權(quán)利要求3所述的雙面扇出型多芯片封裝結(jié)構(gòu)，其特征在于，該邏輯芯片的高度、各該儲存芯片組的高度與該無源元件的高度相同。

8.如權(quán)利要求1所述的雙面扇出型多芯片封裝結(jié)構(gòu)，其特征在于，該第二重布線層包含有一第二介電本體，該第二介電本體內(nèi)形成有多個第二連接線，以電性連接該邏輯芯片的各該第一硅穿孔的第二端與各該儲存芯片組的第二有源面。

9.如權(quán)利要求3、6或7所述的雙面扇出型多芯片封裝結(jié)構(gòu)，其特征在于，該無源元件為一去耦合電容元件。