[發(fā)明專利]一種高精度互補(bǔ)電流源電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201811227942.8
• 申請(qǐng)日: 2018-10-22
• 公開(kāi)（公告）號(hào): CN109270984B
• 公開(kāi)（公告）日: 2023-08-18
• 發(fā)明（設(shè)計(jì)）人: 李秋利;白濤;戴放;簡(jiǎn)云飛
• 申請(qǐng)（專利權(quán)）人: 北方電子研究院安徽有限公司
• 主分類號(hào): G05F3/26
• 分類號(hào): G05F3/26
• 代理公司: 南京縱橫知識(shí)產(chǎn)權(quán)代理有限公司 32224
• 代理人: 耿英;董建林

本發(fā)明公開(kāi)了一種高精度互補(bǔ)電流源電路?；跇?biāo)準(zhǔn)CMOS工藝，采用同一個(gè)電流源做為拉電流和灌電流鏡像源，同時(shí)引入運(yùn)放鉗位以降低鏡像誤差，進(jìn)一步增加拉電流和灌電流的匹配程度，且實(shí)現(xiàn)了電流源的高阻抗。本發(fā)明的電路無(wú)需后續(xù)電阻微調(diào)便可實(shí)現(xiàn)拉電流和灌電流完全匹配；增加了電流模式控制，可以選擇單獨(dú)灌電流模式或單獨(dú)拉電流模式或同時(shí)應(yīng)用兩種模式實(shí)現(xiàn)互補(bǔ)電流源。

技術(shù)領(lǐng)域

本發(fā)明涉及一種高精度互補(bǔ)電流源的產(chǎn)生技術(shù)，屬于模擬集成電路技術(shù)。

背景技術(shù)

在模擬集成電路應(yīng)用中，通常需要高精度的互補(bǔ)電流源，如圖1所示，即要求灌電流（sinking?current）和拉電流（sourcing?current）嚴(yán)格相等。

而目前的集成電路工藝一般采用薄膜或多晶硅電阻微調(diào)的方法來(lái)實(shí)現(xiàn)完全互補(bǔ)的電流源，但這無(wú)疑增加了成本和使用的復(fù)雜程度。

論文《采用分段線性補(bǔ)償?shù)幕鶞?zhǔn)電流源設(shè)計(jì)》記載了一種低溫漂電流源電路，雖然溫度系數(shù)較低，但只有拉電流的產(chǎn)生方法。論文《多路VI輸出的高性能CMOS帶隙基準(zhǔn)源》記載了一種電壓電流轉(zhuǎn)換電路，利用運(yùn)放鉗位實(shí)現(xiàn)精確的電流源，但受電阻溫漂的影響較大。論文《高端基準(zhǔn)電流源的設(shè)計(jì)》記載了一種基于雙極工藝的高壓基準(zhǔn)電流源電路，雖然解決了電源抑制問(wèn)題，但該電路結(jié)構(gòu)只能產(chǎn)生拉電流，不適合產(chǎn)生灌電流。發(fā)明專利CN105739586A《一種電流基準(zhǔn)源電路》實(shí)現(xiàn)一種基準(zhǔn)電流源的產(chǎn)生方法，但其受溝道調(diào)制明顯，不適用于較高電源電壓。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種高精度互補(bǔ)電流源電路，采用同一個(gè)電流源做為拉電流和灌電流鏡像源，同時(shí)引入運(yùn)放鉗位以降低鏡像誤差，進(jìn)一步增加拉電流和灌電流的匹配程度且實(shí)現(xiàn)了電流源的高阻抗。

實(shí)現(xiàn)本發(fā)明目的的技術(shù)方案：

一種高精度互補(bǔ)電流源電路，其特征是，包括第一運(yùn)放OP1、第二運(yùn)放OP2、MOS管M0、M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M16、M17、M18、M19、M20；

輸入?yún)⒖茧妷篤REF輸入至MOS管M1的柵極，MOS管M1、M2的源極與MOS管M9的漏極共連，MOS管M1的漏極與MOS管M0的源極、MOS管M3的漏極共連，MOS管M0的漏極與MOS管M2柵極、MOS管M11的漏極、MOS管M8的漏極共連；MOS管M0的柵極連接電源VDD；MOS管M2的漏極與MOS管M4的漏極連接，同時(shí)與MOS管M5、M6、M7、M13的柵極共接點(diǎn)M連接；MOS管M5、M6的源極接電源VDD；MOS管M5的漏極與MOS管M3的源極連接；MOS管M6的漏極與MOS管M4的源極連接；

MOS管M8的源極分別與MOS管M7的漏極、第一運(yùn)放OP1的同相輸入端連接；MOS管M7的源極接電源VDD；第一外部輸入的偏置電壓VB1輸入至MOS管M3、M4、M18的柵極；MOS管M13的源極接電源VDD,?漏極分別與和一運(yùn)放OP1的反相輸入端、MOS管M14的源極連接；第一運(yùn)放OP1的輸出端作為MOS管M14的柵極；

第二外部輸入的偏置電壓VB2輸入至MOS管M9、M11的柵極；

第三外部輸入的偏置電壓VB3輸入至MOS管M10、M12、M16的柵極，MOS管M10、M12、M16的源極均接地；

MOS管M9的源極與MOS管M10的漏極連接，MOS管M11的源極與MOS管M12的漏極共接并連接至第二運(yùn)放OP2的同相輸入端；MOS管M16的漏極與MOS管M15的源極共接并連接至第二運(yùn)放OP2的反相輸入端，第二運(yùn)放OP2的輸入端作為MOS管M15的柵極；

MOS管M15的漏極分別與MOS管M18、M20的源極共接；MOS管M14的漏極分別與MOS管M17、M19的源極共接；MOS管M17、M18的漏極共接；MOS管M19、M20的漏極共接。MOS管M17、M18的柵極共接于控制點(diǎn)A；MOS管M19、M20的柵極共接于控制點(diǎn)B。