[發(fā)明專利]時鐘產(chǎn)生電路及其相關(guān)電路

有效

• 申請?zhí)枺?/td>: 201811218849.0
• 申請日: 2018-10-19
• 公開（公告）號: CN110690898B
• 公開（公告）日: 2022-11-25
• 發(fā)明（設(shè)計）人: 張雨翔;章晉祥
• 申請（專利權(quán)）人: 円星科技股份有限公司
• 主分類號: H03L7/18
• 分類號: H03L7/18;G06F13/40;G06F13/42
• 代理公司: 北京天馳君泰律師事務(wù)所 11592
• 代理人: 孟銳

在此揭示設(shè)置于第一系統(tǒng)的時鐘產(chǎn)生電路。所述的時鐘產(chǎn)生電路包括：第一雙模PLL，其經(jīng)設(shè)置以選擇性地產(chǎn)生屬于整數(shù)倍模式或分?jǐn)?shù)倍模式的第一輸出時鐘，所述第一輸出時鐘是基于第一參考時鐘而產(chǎn)生；以及第二雙模PLL，其經(jīng)設(shè)置以選擇性地產(chǎn)生屬于整數(shù)倍模式或分?jǐn)?shù)倍模式的第二輸出時鐘，所述第二輸出時鐘是基于第一輸出時鐘或第二參考時鐘而選擇性地產(chǎn)生。此處亦揭示其相關(guān)電路。

技術(shù)領(lǐng)域

本揭示內(nèi)容系關(guān)于時鐘產(chǎn)生電路及其相關(guān)電路。

背景技術(shù)

許多支持高速連接的通訊協(xié)議使用鎖相回路(phase-locked loops，PLL)作為頻率合成器以及噪聲濾波器。舉例來說，高速周邊組件互連(Peripheral ComponentInterconnect Express，又稱PCI Express，官方縮寫為PCIe或PCI-e)定義了用于此種通訊的傳送器與接收器的總線管理裝置(bus agents)的PPL規(guī)格。常見的PLL包括相頻偵測器(phase-frequency detector)及閉回路回饋分類器(closed loop feedback divider)。

一些既有的PLL實作包括用于微調(diào)PLL參數(shù)的調(diào)整電路。然而，若將程序、電壓、溫度等變異納入考慮，則調(diào)整電路往往無法符合較嚴(yán)格的PLL規(guī)格。茲舉一例說明，對于由參考時鐘信號傳遞到PLL輸出時鐘信號的抖動(jitter)，許多通訊標(biāo)準(zhǔn)可容許的量越來越少。

發(fā)明內(nèi)容

本發(fā)明的一實施例公開了一種設(shè)置于第一系統(tǒng)中的時鐘產(chǎn)生電路。所述的時鐘產(chǎn)生電路包括：第一雙模PLL，經(jīng)設(shè)置以選擇性地產(chǎn)生整數(shù)倍模式或分?jǐn)?shù)倍模式的第一輸出時鐘，所述第一輸出時鐘是基于一第一參考時鐘而產(chǎn)生；以及第二雙模PLL，經(jīng)設(shè)置以選擇性地產(chǎn)生整數(shù)倍模式或分?jǐn)?shù)倍模式的第二輸出時鐘，所述第二輸出時鐘是基于該第一輸出時鐘或一第二參考時鐘而選擇性地產(chǎn)生。

本發(fā)明的一實施例公開了一種電路。所述電路包括一時鐘產(chǎn)生電路，其包括：一電路單元，經(jīng)設(shè)置以產(chǎn)生第一控制信號、第二控制信號及第三控制信號；一第一雙模PLL，經(jīng)設(shè)置以基于第一參考時鐘而產(chǎn)生第一輸出時鐘，該第一雙模PLL用以根據(jù)第一控制信號而操作于一整數(shù)倍模式或一分?jǐn)?shù)倍模式中；一二選一復(fù)用器，經(jīng)設(shè)置以根據(jù)第二控制信號而選擇性地將第一輸出時鐘或第二參考時鐘切換為二選一復(fù)用器的輸出；以及多個第二雙模PLL，經(jīng)設(shè)置以基于二選一復(fù)用器的輸出而分別產(chǎn)生多個第二輸出時鐘，該些第二雙模PLL用以根據(jù)第三控制信號而操作于一整數(shù)倍模式或一分?jǐn)?shù)倍模式。

本發(fā)明的一實施例公開了一種電路。所述電路包括一時鐘產(chǎn)生電路，其包括：一單模PLL，經(jīng)設(shè)置以基于一整數(shù)倍模式的第一參考時鐘而產(chǎn)生一第一輸出時鐘；一二選一復(fù)用器，經(jīng)設(shè)置以將第一輸出時鐘或第二參考時鐘選擇性地切換為二選一復(fù)用器的一輸出；以及多個雙模PLL，經(jīng)設(shè)置以基于二選一復(fù)用器的輸出而分別產(chǎn)生多個第二輸出時鐘，上述第二雙模PLL用以選擇性地操作于一整數(shù)倍模式或一分?jǐn)?shù)倍模式。

附圖說明

圖1的區(qū)塊圖繪制了根據(jù)本揭示內(nèi)容某些實施方式的時鐘產(chǎn)生電路；

圖2的區(qū)塊圖繪制了根據(jù)本揭示內(nèi)容某些實施方式，圖1的時鐘產(chǎn)生電路的第一種組態(tài)；

圖3的區(qū)塊圖繪制了根據(jù)本揭示內(nèi)容某些實施方式，圖1的時鐘產(chǎn)生電路的第二種組態(tài)；

圖4的區(qū)塊圖繪制了根據(jù)本揭示內(nèi)容某些實施方式，圖1的時鐘產(chǎn)生電路的第三種組態(tài)；

圖5的區(qū)塊圖繪制了根據(jù)本揭示內(nèi)容某些實施方式的時鐘產(chǎn)生電路；

圖6的區(qū)塊圖繪制了根據(jù)本揭示內(nèi)容某些實施方式的時鐘產(chǎn)生電路；

圖7的區(qū)塊圖繪制了根據(jù)本揭示內(nèi)容某些實施方式的時鐘產(chǎn)生電路；以及

圖8的區(qū)塊圖繪制了根據(jù)本揭示內(nèi)容某些實施方式的時鐘產(chǎn)生電路。

其中，附圖標(biāo)記說明如下：