[發明專利]半導體封裝及其制造方法

有效

• 申請號: 201811215755.8
• 申請日: 2018-10-18
• 公開（公告）號: CN110838473B
• 公開（公告）日: 2023-05-23
• 發明（設計）人: 陳潔;陳憲偉
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498;H01L25/065;H01L23/488
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

1.一種半導體封裝，其特征在于，包括：

第一芯片封裝，包括：

多個第一半導體管芯，相互電連接；以及

第一絕緣包封體，包封所述多個第一半導體管芯；

第二半導體管芯及第三半導體管芯，通過連接到所述第一芯片封裝而相互電連通，其中所述第一芯片封裝堆疊在所述第二半導體管芯及所述第三半導體管芯上；

第二絕緣包封體，包封所述第一芯片封裝、所述第二半導體管芯及所述第三半導體管芯；以及

多個穿孔，穿透所述第二絕緣包封體且安置在所述第二半導體管芯及所述第三半導體管芯旁邊，其中沿著與所述第一芯片封裝與所述第二半導體管芯的堆疊方向相垂直的方向，所述多個穿孔重疊于所述第二半導體管芯及所述第三半導體管芯。

2.根據權利要求1所述的半導體封裝，其特征在于，所述第二半導體管芯與所述第三半導體管芯并排排列，且所述第一芯片封裝從所述第二半導體管芯延伸到所述第三半導體管芯。

3.根據權利要求1所述的半導體封裝，其特征在于，還包括：

第一重布線路結構及第二重布線路結構，位于所述第二絕緣包封體的兩個相對的側上且電連接到所述第二半導體管芯及所述第三半導體管芯；以及

多個導電元件，位于所述第二重布線路結構上且電連接到所述第二重布線路結構，其中所述第二重布線路結構位于所述第二絕緣包封體與所述多個導電元件之間。

4.根據權利要求3所述的半導體封裝，其特征在于，所述多個穿孔連接到所述第一重布線路結構及所述第二重布線路結構且電連接到所述第二半導體管芯與所述第三半導體管芯。

5.根據權利要求4所述的半導體封裝，其特征在于，所述第一芯片封裝通過所述第二半導體管芯、所述第二重布線路結構及所述多個穿孔或者通過所述第三半導體管芯、所述第二重布線路結構及所述多個穿孔電連接到所述第一重布線路結構。

6.根據權利要求1所述的半導體封裝，其特征在于，還包括：

第二芯片封裝，包括：

所述第二半導體管芯與第四半導體管芯，相互電連接；以及

第三絕緣包封體，包封所述第二半導體管芯及所述第四半導體管芯。

7.根據權利要求6所述的半導體封裝，其特征在于，所述第二絕緣包封體包封所述第一芯片封裝、所述第二芯片封裝及所述第三半導體管芯。

8.根據權利要求6所述的半導體封裝，其特征在于，所述第一芯片封裝堆疊在所述第二芯片封裝及所述第三半導體管芯上且從所述第二芯片封裝延伸到所述第三半導體管芯。

9.根據權利要求1所述的半導體封裝，其特征在于，還包括：

第三重布線路結構，位于所述第二半導體管芯及所述第三半導體管芯上且電連接到所述第二半導體管芯及所述第三半導體管芯，

其中沿著所述堆疊方向，所述第二半導體管芯及所述第三半導體管芯位于所述第一芯片封裝與所述第三重布線路結構之間。

10.一種半導體封裝，其特征在于，包括：

第一半導體管芯及第二半導體管芯，包封在第一絕緣包封體中；

第一重布線路結構，位于所述第一絕緣包封體上且電連接到所述第一半導體管芯及所述第二半導體管芯；

芯片封裝，電連接到所述第一半導體管芯及所述第二半導體管芯，其中所述芯片封裝包括：

多個第三半導體管芯，相互電連接；以及

第二絕緣包封體，包封所述多個第三半導體管芯，

其中在所述第一重布線路結構與所述第一絕緣包封體的堆疊方向上，所述芯片封裝的定位位置與所述第一半導體管芯的定位位置及所述第二半導體管芯的定位位置交疊，其中所述芯片封裝位于所述第一重布線路結構與所述第一絕緣包封體之間；以及

多個穿孔，穿透所述第一絕緣包封體且安置在所述第一半導體管芯及所述第二半導體管芯旁邊，其中沿著與所述堆疊方向相垂直的方向，所述多個穿孔重疊于所述第一半導體管芯及所述第二半導體管芯。