[發(fā)明專利]多核心處理器的空閑狀態(tài)低功耗模式實現(xiàn)方法和處理器

有效

• 申請?zhí)枺?/td>: 201811214744.8
• 申請日: 2018-10-18
• 公開（公告）號: CN111077976B
• 公開（公告）日: 2021-07-20
• 發(fā)明（設計）人: 樊卿華
• 申請（專利權）人: 珠海全志科技股份有限公司
• 主分類號: G06F1/3234
• 分類號: G06F1/3234;G06F1/329
• 代理公司: 工業(yè)和信息化部電子專利中心 11010
• 代理人: 焉明濤

1.一種多核心處理器的空閑狀態(tài)低功耗模式實現(xiàn)方法，其特征在于，所述方法包括：

處于空閑狀態(tài)的多核心中第一核心從所述多核心中選擇處于運行狀態(tài)的第二核心，觸發(fā)所述第二核心執(zhí)行對所述第一核心進行下電處理，包括：

所述第一核心向所述第二核心發(fā)出核間通信信息，所述核間通信信息用于指示所述第二核心執(zhí)行對所述第一核心下電處理；

所述第二核心在接收到所述核間通信時，將所述第一核心進行下電處理；

所述第一核心和所述第二核心為不同核心；

所述第二核心在接收到所述核間通信時，將所述第一核心進行下電處理之前，包括：

所述第二核心將所述第一核心負責處理的第一中斷源遷移至所述第二核心；并標記所述第一中斷源的原始歸屬核心；

所述第二核心在接收到所述核間通信時，將所述第一核心進行下電處理之后，包括：

所述第二核心在檢測到第二中斷源觸發(fā)中斷時，根據(jù)所述第二中斷源的原始歸屬核心和標記的第一中斷源的原始歸屬核心，判斷所述第二中斷源是否屬于所述第一核心；在判定屬于時，對所述第一核心進行上電處理。

2.如權利要求1所述的方法，其特征在于，所述方法還包括：

所述第一核心在確定所述多核心中無處于運行狀態(tài)的核心時，根據(jù)所述第一核心的最近喚醒時間和預設的時間閾值，確定是否觸發(fā)所述多核心處理器進入系統(tǒng)休眠流程。

3.一種處理器，其特征在于，所述處理器包括互相連接的多個核心；

處于空閑狀態(tài)的多核心中第一核心，用于從所述多核心中選擇處于運行狀態(tài)的第二核心，觸發(fā)所述第二核心執(zhí)行對所述第一核心進行下電處理；

所述第一核心，具體用于向所述第二核心發(fā)出核間通信信息，所述核間通信信息用于指示所述第二核心執(zhí)行對所述第一核心下電處理；

所述第二核心，用于在接收到所述核間通信時，將所述第一核心進行下電處理；

所述第一核心和所述第二核心為不同核心；

所述第二核心在接收到所述核間通信時，將所述第一核心進行下電處理之前，還用于將所述第一核心負責處理的第一中斷源遷移至所述第二核心；并標記所述第一中斷源的原始歸屬核心；

所述第二核心在接收到所述核間通信時，將所述第一核心進行下電處理之后，還用于在檢測到第二中斷源觸發(fā)中斷時，根據(jù)所述第二中斷源的原始歸屬核心和標記的第一中斷源的原始歸屬核心，判斷所述第二中斷源是否屬于所述第一核心；在判定屬于時，對所述第一核心進行上電處理。

4.如權利要求3所述的處理器，其特征在于，所述第一核心，還用于在確定所述多核心中無處于運行狀態(tài)的核心時，根據(jù)所述第一核心的最近喚醒時間和預設的時間閾值，確定是否觸發(fā)所述多核心處理器進入系統(tǒng)休眠流程。