[發明專利]一種基于多種總線的彈箭多類型信號采集處理裝置

有效

• 申請號: 201811213674.4
• 申請日: 2018-10-18
• 公開（公告）號: CN109347954B
• 公開（公告）日: 2021-08-06
• 發明（設計）人: 辛朝軍;蔡遠文;姚靜波;張宇;程龍;李巖;解維奇;王華
• 申請（專利權）人: 中國人民解放軍戰略支援部隊航天工程大學
• 主分類號: H04L29/08
• 分類號: H04L29/08;H04W4/38
• 代理公司: 北京中政聯科專利代理事務所(普通合伙) 11489
• 代理人: 陳超

1.一種基于多種總線的彈箭多類型信號采集處理裝置，其特征在于，包括：信號采集模塊、信號隔離調理模塊、模數轉換模塊、一個FPGA和單板機；

所述信號采集模塊用于采集彈箭的測試信號；

所述信號隔離調理模塊與所述信號采集模塊連接，用于將所述信號采集模塊采集到的模擬信號和數字信號進行隔離和轉換電壓處理；

所述模數轉換模塊用于將其接收的所述模擬信號轉變成與其對應的數字信號并存儲，并將儲存的信息發送至單片機；

所述一個FPGA與所述信號隔離調理模塊連接，用于對所述信號隔離調理模塊發送的所述數字信號進行緩存以及預處理并將預處理結果通過USB總線發送所述單板機；

所述單板機對所述一個FPGA的預處理結果和所述模數轉換模塊轉換過的數字信號進行分析處理得到處理結果，并將其輸出；

所述數字信號包括：時串信號、觸點信號和脈沖信號。

2.根據權利要求1所述的基于多種總線的彈箭多類型信號采集處理裝置，其特征在于，還包括傳輸模塊和后端計算機；

所述傳輸模塊分別與所述單板機和所述后端計算機連接，用于將所述處理結果傳輸至所述后端計算機；

所述后端計算機用于對所述單板機的處理過程進行遠程監測控制，對處理結果進行實時顯示、存儲、判斷分析和事后回放，當某一信號超出預設范圍，則突出顯示該信號，并發出報警。

3.根據權利要求2所述的基于多種總線的彈箭多類型信號采集處理裝置，其特征在于，所述傳輸模塊為Zigbee無線模塊，將所述單板機的處理結果，經加密后無線發送至所述后端計算機，使其按不同權限通過所述Zigbee無線模塊實現測試流程的遠程無線監測與控制。

4.根據權利要求1所述的基于多種總線的彈箭多類型信號采集處理裝置，其特征在于，所述信號隔離調理模塊包括模擬信號調理單元和數字信號調理單元；

所述模擬信號調理單元包括至少一路模擬信號隔離調理電路，所述至少一路模擬信號隔離調理電路用于將其采集到的模擬信號進行隔離調理和轉換電壓處理；

所述數字信號調理單元包括至少一路時串信號隔離調理電路、至少一路觸點信號隔離調理電路和至少一路脈沖信號隔離調理電路，分別用于將其采集到的時串信號、觸點信號和脈沖信號進行隔離調理和轉換電壓處理。

5.根據權利要求4所述的基于多種總線的彈箭多類型信號采集處理裝置，其特征在于，所述模數轉換模塊為A/D采集卡，與至少一路模擬信號隔離調理電路連接，當所述A/D采集卡的FIFO中存儲的數據量達到設定值時，將存儲的數據通過cPCI總線發送至所述單板機。

6.根據權利要求5所述的基于多種總線的彈箭多類型信號采集處理裝置，其特征在于，所述至少一路時串信號隔離調理電路將其采集到的模擬信號進行隔離調理和轉換電壓處理包括：

將輸入電壓范圍為-40V～40V的所述模擬信號進行隔離調理，并將隔離調離后的所述模擬信號調理衰減到所述A/D采集卡所需的–5V～+5V的范圍內。

7.根據權利要求4所述的基于多種總線的彈箭多類型信號采集處理裝置，其特征在于，所述至少一路時串信號隔離調理電路，用于將輸入電壓范圍為20V～40V的所述時串信號進行隔離調理。

8.根據權利要求4所述的基于多種總線的彈箭多類型信號采集處理裝置，其特征在于，所述至少一路觸點信號隔離調理電路，用于將所述觸點信號進行隔離調理，并將隔離調離后的觸點信號轉換成0～+5V電壓信號。

9.根據權利要求4所述的基于多種總線的彈箭多類型信號采集處理裝置，其特征在于，所述至少一路脈沖信號隔離調理電路，用于將所述脈沖信號進行隔離調理，并將隔離調離后的所述脈沖信號轉換成5V的同頻率計數脈沖。

10.根據權利要求4-9任一項所述的基于多種總線的彈箭多類型信號采集處理裝置，其特征在于，所述一個FPGA對所述數字信號進行預處理包括：

所述一個FPGA每隔第一預設時間采樣一次所述至少一路時串信號隔離調理電路輸出的所述時串信號，并將當前采樣到的數據與前第一預設時間采樣到的數據進行比較，如果某一路或某幾路所述時串信號隔離調理電路的數據發生變化，則產生一個鎖存/輸出標志信號，同時將新的數據重新鎖存到所述一個FPGA對應的FIFO中并輸出，如果在第二預設時間內所有數據均沒有發生變化，則所述一個FPGA輸出當前測試數據值，確認彈箭是否處于工作狀態；和/或，

所述一個FPGA每隔第三預設時間采樣一次所述至少一路觸點信號隔離調理電路輸出的所述觸點信號，采樣后的數據鎖存于所述一個FPGA對應的FIFO中，每隔第四預設時間輸出一次；和/或，

所述一個FPGA每隔第五預設時間鎖存一次所述至少一路脈沖信號輸出的所述脈沖信號于所述一個FPGA對應的FIFO中，每個數據幀中均包含時間、地址、數據信息，每隔第六預設時間輸出一次。