[發明專利]一種可重用的仿真驗證平臺及仿真驗證方法

有效

• 申請號: 201811211120.0
• 申請日: 2018-10-17
• 公開（公告）號: CN109472061B
• 公開（公告）日: 2022-10-14
• 發明（設計）人: 張運濤;呂秀紅;冀建偉;齊敏;黃君龍;曹宗生;吳飛;董玲玲
• 申請（專利權）人: 北京廣利核系統工程有限公司;中國廣核集團有限公司
• 主分類號: G06F30/331
• 分類號: G06F30/331;G06F11/36
• 代理公司: 北京天達知識產權代理事務所(普通合伙) 11386
• 代理人: 侯永帥;馬東偉

本發明涉及一種可重用的仿真驗證平臺及仿真驗證方法，屬于FPGA產品功能仿真驗證技術領域，解決了現有定向測試中存在的人工介入過多、工作量大、驗證平臺重用性低的問題。包括DUT以及驗證組件，驗證組件包括參數配置模塊、測試用例模塊、外存儲代理器、通道代理器和MPU功能模型，參數配置模塊用于配置其他驗證組件的參數；測試用例模塊用于接收參數配置模塊發送的環境參數，并統一調度外存儲代理器、通道代理器、MPU功能模型的激勵序列；外存儲代理器用于存儲DUT內部的寄存器配置數據；通道代理器用于模擬DUT的外部通道；MPU功能模型用于根據測試用例模型的測試需求與DUT進行交互。本發明設計的仿真驗證平臺具有可重用、易擴展等特點。

技術領域

本發明涉及FPGA產品功能仿真驗證技術領域，尤其涉及一種可重用的仿真驗證平臺及仿真驗證方法。

背景技術

由于FPGA具有超越微處理器和軟件系統的優勢，國內外多家核電儀控廠商將FPGA技術用于多樣性驅動系統。當前基于FPGA技術的儀控系統在國內核電領域尚無成熟應用經驗，為此核電業主和核監管機構都要求對FPGA技術的儀控產品進行嚴格的驗證與確認，以保證其質量和可靠性。

對FPGA產品進行功能仿真是驗證其正確性及安全性的重要手段。功能仿真驗證是FPGA研發流程中最復雜、耗時的環節，平均約占整個研發周期的60-70％，加之產品上線需求的緊迫性，功能仿真驗證己成為當下制約FPGA設計流程的瓶頸。因此，如何高效、全面地對FPGA產品功能進行測試，是本領域技術人員需要解決的問題。傳統的仿真驗證方法存在驗證周期長、驗證平臺重用性低、自動化水平不高等問題。Accellera組織推出的通用驗證方法學UVM(Universal Verification Methodology)是驗證領域一種新興的驗證方法學，它綜合了以往眾多驗證方法學的優點，代表驗證界的最新發展。UVM對傳統仿真驗證方法進行了改進，它采用層次化建模方法，通過組件重用，縮短驗證平臺搭建時間；采用受約束隨機激勵，便于實現自動化測試，提高驗證效率。

核電儀控系統中的FPGA器件，在系統中發揮著重要作用，因此需要搭建基于UVM的可重用的驗證平臺來對其進行高效、完備的驗證。

發明內容

鑒于上述的分析，本發明旨在提供一種可重用仿真驗證平臺及仿真驗證方法，用以解決現有定向測試中存在的人工介入過多、工作量大、驗證平臺重用性低的問題。

本發明的目的主要是通過以下技術方案實現的：

一種可重用的仿真驗證平臺，包括DUT以及驗證組件，所述驗證組件包括參數配置模塊、測試用例模塊、外存儲代理器、通道代理器和MPU功能模型，

所述參數配置模塊，用于配置測試用例模塊中所需的環境參數；還用于初始化所述外存儲代理器、通道代理器、MPU功能模型中的參數；

所述測試用例模塊，用于接收所述參數配置模塊發送的環境參數，完成隨機化序列的構建，并統一調度所述外存儲代理器、通道代理器、MPU功能模型的激勵序列；

所述外存儲代理器，用于存儲DUT內部的寄存器配置數據；

所述DUT，在接收到外存儲代理器發送的配置數據后，進行DUT內部相應寄存器的配置；還用于實現通道采集或輸出及與MPU功能模型的通信。

所述通道代理器，用于模擬DUT的外部通道，協助DUT完成采集或完成輸出評價；

所述MPU功能模型，用于根據測試用例模型的測試需求與DUT進行交互。

本發明有益效果如下：本發明設計的仿真驗證平臺，采用模塊化結構，便于驗證組件復用。既可橫向復用，供其它項目使用；也可縱向復用，滿足同項目中更高層級的集成。具有可重用、易擴展特點，可以快速搭建驗證平臺，通過約束產生隨機激勵，驗證不同配置或不同類型IO產品的FPGA器件的功能，可顯著提高FPGA產品驗證的效率和質量。