[發明專利]一種自適應延時補償有源整流器電路

有效

• 申請號: 201811209212.5
• 申請日: 2018-10-17
• 公開（公告）號: CN109067210B
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 馬彥昭;崔楷;樊曉椏
• 申請（專利權）人: 西北工業大學
• 主分類號: H02M7/217
• 分類號: H02M7/217;H02M1/32
• 代理公司: 西北工業大學專利中心 61204
• 代理人: 華金

1.一種自適應延時補償有源整流器電路，其特征在于，包括有源整流器主電路(1)、采樣電路(2)、失調電壓產生電路(3)和邏輯控制電路(4)，所述有源整流器主電路(1)在整流過程中，產生功率管漏端電壓Vac1并輸入至采樣電路(2)和失調電壓產生電路(3)，經采樣電路(2)采樣Vac1處理后輸入失調電壓產生電路(3)；經失調電壓產生電路(3)放大并與功率管漏端電壓V_ac1疊加處理后傳入有源整流器主電路(1)反饋調節比較器失調電壓，完成延時補償；同時有源整流器主電路(1)產生功率管柵端控制信號V_GN1并輸入邏輯控制電路(4)，經邏輯控制電路(4)處理后分別輸入有源整流器主電路(1)、采樣電路(2)和失調電壓產生電路(3)，實現邏輯控制；所述有源整流器主電路(1)包括NMOS功率管M_N1-M_N2、PMOS功率管M_P1-M_P2、比較器CMP1-CMP2、交流電源V_ac、電容C_O和負載電阻R_L；交流電源V_ac的一端V_ac1連接NMOS功率管M_N1和PMOS功率管M_P1的漏端，另一端V_ac2連接NMOS功率管M_N2和PMOS功率管M_P2的漏端，NMOS功率管M_N1和NMOS功率管M_N2的源端共接在功率地；PMOS功率管M_P1和PMOS功率管M_P2的源端共接在V_out端，PMOS功率管M_P1的柵端連接在PMOS功率管M_P2的漏端，PMOS功率管M_P2的柵端連接在PMOS功率管M_P1的漏端；比較器CMP1的反相輸入與失調電壓產生電路(3)的輸出V_offset1相連，比較器CMP1正相輸入與失調電壓產生電路(3)的輸出V_offset2相連，比較器CMP1的輸出V_GN1與NMOS功率管M_N1的柵端相連；比較器CMP2的反相輸入連接在交流電源V_ac的一端V_ac2，比較器CMP2正相輸入連接在功率地，比較器CMP2的輸出V_GN2與NMOS功率管M_N2的柵端相連；負載電容C_O和負載電阻R_L一端連接V_out端，另一端與功率地相連；所述失調電壓產生電路(3)包括跨導放大器和疊加電路；跨導放大器輸入正相端與采樣電路(2)的輸出V_{off_samp}相連，跨導放大器輸入反相端與地相連；跨導放大器輸出V_o1和輸出V_o2與疊加電路輸入相連；同時疊加電路輸入與邏輯控制電路(4)輸出S_on和輸出S_off相連。

2.如權利要求1所述的一種自適應延時補償有源整流器電路，其特征在于，所述采樣電路(2)包括電容C_off1-C_off2和開關S1-S2，開關S2的一端與有源整流器主電路1的輸出V_ac1相連，另一端與電容C_off2的一端和開關S1的一端相連，電容C_off2的另一端與地相連；電容C_off1的一端作為采樣電路2輸出端口，且該端與開關S1的另一端相連，電容C_off1的另一端與地相連；采樣電路2的輸出voff-samp與失調電壓產生電路3的輸入相連。

3.如權利要求1所述的一種自適應延時補償有源整流器電路，其特征在于，所述邏輯控制電路(4)包括R-S鎖存器L1、反相器INV1-INV5、二輸入或門OR1、上升沿檢測電路RED1、下降沿檢測電路FED1和延時單元DEL1；R-S鎖存器L1輸入S端與上升沿檢測電路RED1輸出相連；R-S鎖存器L1輸入R端與下降沿檢測電路FED1輸出相連；R-S鎖存器L1輸出Q端與反相器INV1輸入和延時單元DEL1輸入相連；反相器INV1輸出與反相器INV2輸入相連；反相器INV3輸入與有源整流器主電路1的輸出V_GN1相連；反相器INV3輸出與反相器INV4輸入相連；反相器INV4輸出與二輸入或門OR1一端輸入相連；反相器INV5輸入與二輸入或門OR1輸出相連；從二輸入或門OR1輸出端得到S_off信號，從反相器INV5輸出端得到S_on信號_；二輸入或門OR1另一端輸入與有源整流器主電路(1)的輸出V_GN1相連；上升沿檢測電路RED1輸入與延時單元DEL1相連；下降沿檢測電路FED1輸入與有源整流器主電路(1)的輸出V_GN1相連。