[發明專利]一種制備高質量的半絕緣碳化硅單晶襯底的方法

有效

• 申請號: 201811205277.2
• 申請日: 2018-10-16
• 公開（公告）號: CN109234802B
• 公開（公告）日: 2019-07-23
• 發明（設計）人: 高超;柏文文;張紅巖;竇文濤
• 申請（專利權）人: 山東天岳先進材料科技有限公司
• 主分類號: C30B23/02
• 分類號: C30B23/02;C30B29/36;C30B33/02
• 代理公司: 濟南千慧專利事務所(普通合伙企業) 37232
• 代理人: 吳紹群

本申請公開了一種制備高質量半絕緣碳化硅單晶襯底的方法，屬于半導體材料領域。該制備方法通過對高純碳化硅單晶晶片進行高溫快速熱處理技術和表面激光退火技術，將引入到高純半絕緣碳化硅襯底表面一定區域內的點缺陷進行清除，同時保留距離襯底表面的內部點缺陷，從而實現在無缺陷的碳化硅單晶襯底表層潔凈區并保留碳化硅單晶襯底的半絕緣特性，且制備的GaN外延層的獲得最佳的質量。

技術領域

本申請涉及一種制備高質量的半絕緣碳化硅單晶襯底的方法，屬于半導體材料領域。

背景技術

半絕緣碳化硅(碳化硅)單晶襯底是制備GaN高頻微波器件的優選半導體基底材料，這一方面取決于半絕緣碳化硅單晶襯底的高電阻率等優異性能，能夠制備性能優異的電子器件；另一方面取決于碳化硅和GaN晶格常數的較高的匹配度，能夠使異質外延層獲得良好的結晶質量。

在實現方法上，半絕緣碳化硅單晶襯底的制備有摻雜和高純兩種實現方式。通過摻雜高濃度的釩元素引入大量深能級中心，將費米能級釘扎在禁帶中心從而實現半絕緣特性。目前已有研究表明，高濃度的釩摻雜會在制備的器件中俘獲電子從而引起背柵效應，造成器件性能降低甚至失效。隨著技術的發展，通過降低晶體中的淺能級雜質濃度減少晶體中的有效載流子濃度，同時引入一定數量的本征點缺陷作為深能級中心進行補償從而實現半絕緣特性的高純半絕緣碳化硅單晶襯底成為主流。

高純半絕緣碳化硅單晶襯底的高阻特性的實現建立在晶體內部低濃度的電活性雜質和一定濃度的本征點缺陷如碳空位及其復合體的基礎上。本征點缺陷是實現高純半絕緣晶體的電學特性的不可或缺的特征，然而，這些點缺陷本身會引入較大的晶格應力，造成晶格畸變，從而破壞了碳化硅單晶晶格的完整性，在一定程度上影響碳化硅單晶的晶格參數。考慮到GaN采用碳化硅單晶襯底作為外延的主要原因之一即是兩者晶格參數較小的失配度，點缺陷的引入將會導致GaN和碳化硅的晶格適配度增加，進而降低GaN外延層的質量。

發明內容

為了解決上述問題，本申請提供了一種制備高質量的半絕緣碳化硅單晶襯底的方法。本申請的制備方法平衡了GaN外延層的晶體質量與高純碳化硅晶體的電學特性之間的關系。該新的高純半絕緣碳化硅襯底的制備方法，提高了半絕緣碳化硅單晶襯底的質量及其與GaN外延層的晶格匹配度，同時不影響高純半絕緣碳化硅單晶襯底的物理性能實現。

該制備高質量的半絕緣碳化硅單晶襯底的方法，其特征在于，所述方法包括下述步驟：

1)選擇高純碳化硅單晶片；

2)將高純碳化硅單晶片進行高溫快速熱處理和表面退火處理，即制得所述的高質量的半絕緣碳化硅單晶襯底；所述的高質量的半絕緣碳化硅單晶襯底至少包括碳化硅單晶襯底表層和碳化硅單晶襯底主體層。

可選地，所述碳化硅單晶襯底表層厚度與所述碳化硅單晶襯底厚度的比值不大于31％。進一步地，所述碳化硅單晶襯底表層厚度與所述碳化硅單晶襯底厚度的比值為9％-31％。更進一步地，所述碳化硅單晶襯底表層厚度與所述碳化硅單晶襯底厚度的比值下限選自10％、15％、20％、25％或30％，上限選自10％、15％、20％、25％或30％。

可選地，所述半絕緣碳化硅單晶襯底的厚度為490-510μm。

可選地，所述半絕緣碳化硅單晶表層的厚度不大于150μm。優選地，所述半絕緣碳化硅單晶襯底經退火處理的表層厚度為20-150μm。優選地，所述半絕緣碳化硅單晶襯底經退火處理的表層厚度為50-150μm。進一步地，該半絕緣碳化硅單晶襯底經退火處理的表層厚度的下限選自55μm、70μm、90μm、110μm、130μm或140μm，上限選自55μm、70μm、90μm、110μm、130μm或140μm。更進一步地，所述半絕緣碳化硅單晶襯底經退火處理的表層厚度為80-120μm。

可選地，所述高溫快速熱處理包括快速升溫加熱階段，所述快速升溫加熱階段包括：以30-100℃/s的速率升溫至1800-2300℃，保持60-600s。