[發(fā)明專利]一種基于循環(huán)切割和重排的現(xiàn)場可編程門陣列卷積層的動(dòng)態(tài)優(yōu)化方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201811201717.7
• 申請(qǐng)日: 2018-10-16
• 公開（公告）號(hào): CN109583006B
• 公開（公告）日: 2023-07-21
• 發(fā)明（設(shè)計(jì)）人: 陳朋;陳慶清;王海霞;趙智;劉義鵬;梁榮華
• 申請(qǐng)（專利權(quán)）人: 浙江工業(yè)大學(xué)
• 主分類號(hào): G06N3/0464
• 分類號(hào): G06N3/0464;G06N3/082;G06N3/063;G06F17/15;G06F30/34;G06F111/04
• 代理公司: 杭州斯可睿專利事務(wù)所有限公司 33241
• 代理人: 王利強(qiáng)

一種基于循環(huán)切割和重排的現(xiàn)場可編程門陣列卷積層的動(dòng)態(tài)優(yōu)化方法，使用高層次綜合工具在現(xiàn)場可編程門陣列平臺(tái)上進(jìn)行開發(fā)，基于卷積循環(huán)切割和重排對(duì)卷積層的進(jìn)行優(yōu)化，調(diào)整其資源占用及處理性能，充分發(fā)揮現(xiàn)場可編程門陣列的并行處理能力，提升卷積神經(jīng)網(wǎng)絡(luò)網(wǎng)絡(luò)性能。本發(fā)明提供一種基于循環(huán)切割和重排的現(xiàn)場可編程門陣列卷積層的動(dòng)態(tài)優(yōu)化方法，其可極大地提升內(nèi)部計(jì)算速率和效率，從而縮短計(jì)算時(shí)間，提升效能。

技術(shù)領(lǐng)域

本發(fā)明屬于數(shù)字圖像處理、模式識(shí)別技術(shù)領(lǐng)域，特別是針對(duì)卷積神經(jīng)網(wǎng)絡(luò)算法中核心部分卷積層的設(shè)計(jì)，涉及一種基于循環(huán)切割和重排的現(xiàn)場可編程門陣列卷積層的動(dòng)態(tài)優(yōu)化方法。

背景技術(shù)

卷積神經(jīng)網(wǎng)絡(luò)在人工神經(jīng)網(wǎng)絡(luò)的基礎(chǔ)上發(fā)展起來的一種多層感知器，能夠很好地適應(yīng)圖像的平移、比例縮放以及旋轉(zhuǎn)等形式的變形，是提取圖像特征的靈敏傳感器，可以通過模擬生物中的視神經(jīng)行為來達(dá)到很高的準(zhǔn)確率，被廣泛應(yīng)用于在機(jī)器視覺、模式識(shí)別、視頻監(jiān)控、圖像搜索等領(lǐng)域。卷積神經(jīng)網(wǎng)絡(luò)屬于計(jì)算密集型的結(jié)構(gòu)，但隨著模型的復(fù)雜度增加，模型參數(shù)越來越多，模型規(guī)模和需要的計(jì)算浮點(diǎn)數(shù)也越來越大，這對(duì)硬件資源產(chǎn)生了更高的要求，不利于模型在存儲(chǔ)空間、續(xù)航受限的設(shè)備上部署使用。

目前大部分卷積神經(jīng)網(wǎng)絡(luò)系統(tǒng)基本上都是在GPU環(huán)境下實(shí)現(xiàn)的，雖然GPU具有高度并行計(jì)算能力，能較好的解決計(jì)算速度問題，然而基于GPU的卷積神經(jīng)網(wǎng)絡(luò)加速器往往存在功耗較高、體積較大和成本高問題。

相比GPU，具有大量陣列形式邏輯、運(yùn)算單元的現(xiàn)場可編程門陣列芯片在尺寸上、功耗和并行運(yùn)算方面有突出的優(yōu)勢(shì)。借助現(xiàn)場可編程門陣列中豐富的邏輯資源和專用乘法器、數(shù)字信號(hào)處理等資源實(shí)現(xiàn)的卷積神經(jīng)網(wǎng)絡(luò)，能高度并行地執(zhí)行算法中大量重復(fù)、獨(dú)立的乘法和加法運(yùn)算，在保證計(jì)算能力的同時(shí)盡可能降低功耗。

傳統(tǒng)面向現(xiàn)場可編程門陣列的卷積神經(jīng)網(wǎng)絡(luò)構(gòu)造方式是基于寄存器傳輸級(jí)描述語言設(shè)計(jì)的，具有流程復(fù)雜、周期較長和優(yōu)化空間較小等問題。尤其針對(duì)現(xiàn)場可編程門陣列，缺乏卷積神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)方法的有效的特征分析，而且卷積計(jì)算對(duì)硬件資源要求較高。因此，在邊緣計(jì)算環(huán)境下，構(gòu)建卷積神經(jīng)網(wǎng)絡(luò)的方法設(shè)計(jì)變得尤為重要。在基于現(xiàn)場可編程門陣列的卷積神經(jīng)網(wǎng)絡(luò)加速器中，使用基于高層次綜合工具的現(xiàn)場可編程門陣列開發(fā)實(shí)現(xiàn)具有良好的可擴(kuò)展性，并且只需要很短的設(shè)計(jì)時(shí)間。它采用高級(jí)編程語言對(duì)算法進(jìn)行設(shè)計(jì)，通過編譯、語義轉(zhuǎn)化、映射與布局布線等過程，將其轉(zhuǎn)化為可用于現(xiàn)場可編程門陣列設(shè)計(jì)的寄存器傳輸級(jí)語言的跨層次設(shè)計(jì)方法。運(yùn)用高層次綜合設(shè)計(jì)的電路，在邏輯資源充足的情況下能夠取得良好性能，但在設(shè)備種類復(fù)雜，對(duì)資源集約的情況下，設(shè)計(jì)方法與理論還有待深入探索。

發(fā)明內(nèi)容

為了克服現(xiàn)有技術(shù)的卷積層耗時(shí)過長的不足，本發(fā)明提供一種基于循環(huán)切割和重排的現(xiàn)場可編程門陣列卷積層的動(dòng)態(tài)優(yōu)化方法，其可極大地提升內(nèi)部計(jì)算速率和效率，從而縮短計(jì)算時(shí)間，提升效能。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：

一種基于循環(huán)切割和重排的現(xiàn)場可編程門陣列卷積層的動(dòng)態(tài)優(yōu)化方法，包括以下步驟：

1)根據(jù)卷積運(yùn)算的計(jì)算過程，獲取卷積層的計(jì)算公式；

2)設(shè)定對(duì)應(yīng)的分割參數(shù)，對(duì)由步驟1)獲取到的卷積層計(jì)算公式進(jìn)行循環(huán)分割，形成兩個(gè)子循環(huán)；

3)對(duì)由步驟1)獲取到的卷積層計(jì)算公式，和步驟2)切割所得的子循環(huán)，分析循環(huán)參數(shù)的數(shù)據(jù)共享關(guān)系；

4)根據(jù)由步驟3)分析所得的數(shù)據(jù)共享關(guān)系，在高層次綜合工具中通過在轉(zhuǎn)化過程中插入編譯指示指令的方法，對(duì)步驟2)分割后所獲得的子循環(huán)進(jìn)行重排與展開優(yōu)化；

5)使用高層次綜合工具的仿真工具，生成對(duì)應(yīng)的綜合報(bào)告，其中包括了計(jì)算過程所使用的資源占比，將所獲得的資源占比報(bào)告與資源約束條件對(duì)比，判斷是否滿足當(dāng)前資源約束條件下的最優(yōu)結(jié)果，如果不是，則修改分割參數(shù)或重排順序，并重復(fù)步驟2)3)4)；