[發明專利]制造半導體器件的方法

在審

• 申請號: 201811197947.0
• 申請日: 2018-10-15
• 公開（公告）號: CN109671676A
• 公開（公告）日: 2019-04-23
• 發明（設計）人: 李俊坤;黃國泰;富田隆治
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜

1.一種制造半導體器件的方法，所述方法包括：

在襯底上形成有源圖案；

在所述有源圖案上形成橫越所述有源圖案的柵電極；

在所述有源圖案中形成與所述柵電極的側壁相鄰的凹部；以及

使用源氣體和摻雜氣體執行化學氣相沉積工藝，以在所述凹部中形成源極/漏極區域，

其中所述源氣體包括硅前體和鍺前體，并且

其中所述摻雜氣體包括鎵前體和硼前體。

2.根據權利要求1所述的方法，還包括：

形成層間絕緣膜，所述層間絕緣膜包括暴露所述源極/漏極區域的一部分的接觸孔；以及

在所述接觸孔中形成接觸，

其中，在形成所述層間絕緣膜之后，不執行用于將p型雜質摻雜到所述源極/漏極區域中的摻雜工藝。

3.根據權利要求1所述的方法，其中，所述有源圖案具有從所述襯底突出的鰭形狀。

4.根據權利要求1所述的方法，其中，所述硅前體包括二氯硅烷SiCl₂，并且所述鍺前體包括鍺烷GeH₄。

5.根據權利要求1所述的方法，其中，所述鎵前體包括含鎵的有機金屬化合物。

6.根據權利要求1所述的方法，其中，所述硼前體包括乙硼烷B₂H₆。

7.根據權利要求1所述的方法，其中，所述源極/漏極區域包括Si_1-xGe_x，并且x的范圍為0.4至0.7，并且

其中，所述源極/漏極區域還包含鎵和硼。

8.根據權利要求7所述的方法，其中，執行所述化學氣相沉積工藝包括：執行單個化學氣相沉積工藝來形成所述源極/漏極區域。

9.根據權利要求7所述的方法，其中，所述源極/漏極區域包括約1E20cm^-3或更高的鎵濃度。

10.根據權利要求7所述的方法，其中，所述源極/漏極區域包括約0.1E20cm^-3至約5E20cm^-3的硼濃度。

11.一種制造半導體器件的方法，所述方法包括：

在襯底上形成有源圖案；

在所述有源圖案上形成橫越所述有源圖案的柵電極；

在所述有源圖案中形成與所述柵電極的側壁相鄰的凹部；以及

通過原位執行外延生長工藝和摻雜工藝，在所述凹部中形成源極/漏極區域，

其中，所述源極/漏極區域包括摻雜有鎵和硼的Si_1-xGe_x。

12.根據權利要求11所述的方法，其中，x的范圍為0.4至0.7。

13.根據權利要求11所述的方法，其中，所述外延生長工藝和所述摻雜工藝通過單個化學氣相沉積工藝來執行。

14.根據權利要求11所述的方法，其中，在形成所述源極/漏極區域之后，不執行用于將p型雜質摻雜到所述源極/漏極區域中的摻雜工藝。