[發明專利]半導體元件

在審

• 申請號: 201811185826.4
• 申請日: 2018-10-11
• 公開（公告）號: CN109860294A
• 公開（公告）日: 2019-06-07
• 發明（設計）人: 林秉順;方子韋;林政明
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/423
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

半導體元件包含具有通道區域的半導體基板。柵極介電層位于半導體基板的通道區域上方。功函數金屬層位于柵極介電層上方。功函數金屬層具有底部、頂部和功函數材料。底部位于柵極介電層和頂部之間。底部具有第一濃度的功函數材料，頂部具有第二濃度的功函數材料，并且第一濃度高于第二濃度。柵極電極位于功函數金屬層的頂部。

技術領域

本揭露有關于半導體元件及其制造方法。

背景技術

半導體集成電路(integrated circuit,IC)產業經歷了指數式增長。集成電路中材料和設計的技術進步創造了許多集成電路世代，每一世代皆都具有比前幾世代更小和更復雜的電路。在集成電路演變過程中，功能密度(即，每單位晶片面積上互連元件的數量)一般會增加，而幾何尺寸(即，可使用制造制程產生的最小元件(或線))則會減小。這種相應縮小(scaling down)過程通常透過提高生產效率和降低相關成本來提供益處。這種相應縮小亦增加了集成電路加工和制造的復雜性，而為了實現這些進步，集成電路加工和制造中的其他發展是必須的。

實現以更小特征尺寸的一個進步是使用諸如鰭式場效應晶體管(fin fieldeffect transistor,finFET)元件的多柵極元件。之所以稱為鰭式場效應晶體管是因為在從基板延伸的“鰭”上和周圍形成柵極。當在本揭露中使用此術語時，鰭式場效應晶體管元件是任何基于鰭的多柵極晶體管。鰭式場效應晶體管元件可以允許縮小元件的柵極寬度，同時在包括通道區域的鰭片的側面及/或頂部上提供柵極。在一些集成電路設計中，隨著技術節點縮小而實現的另一進步是使用金屬柵極電極代替典型的多晶硅柵極電極，以透過減小的特征尺寸來改善元件性能。功函數金屬層用于確保金屬柵極電極電流和功函數值的穩定性。然而，縮小的元件尺寸不允許功函數金屬層具有太多的空間，并且可能發生電壓波動。

發明內容

本揭露提供一種半導體元件，其包含半導體基板、柵極介電層、功函數金屬層和柵極電極。半導體基板具有通道區域。柵極介電層位于半導體基板的通道區域上。功函數金屬層位于柵極介電層上。功函數金屬層具有底部、頂部和功函數材料。底部位于柵極介電層和頂部之間。底部具有第一濃度的功函數材料。頂部具有第二濃度的功函數材料。第一濃度高于第二濃度。柵極電極位于功函數金屬層的頂部上。

附圖說明

當結合附圖閱讀時，從以下詳細描述中可以最好地理解本揭露的各方面。應注意，根據工業中的標準實踐，各種特征未按比例繪制。實際上，為了清楚討論，可以任意增加或減少各種特征的尺寸。

圖1是繪示根據本揭露的一些實施方式中制造半導體元件的方法的流程圖；

圖2是繪示鰭式場效應晶體管(Fin Field-Effect Transistor,finFET)的三維視圖；

圖3至圖18是繪示根據本揭露的一些實施方式中制造鰭式場效應晶體管的中間階段的橫截面圖；

圖19是繪示沿著圖16A的箭頭的不同層的示意圖；

圖20A至圖20C是繪示根據本揭露的一些實施方式中功函數金屬層的橫截面圖；

圖21是繪示根據本揭露的一些實施方式中功函數金屬層中的鋁的百分比(Al％)分布的圖。

具體實施方式

以下公開內容提供用于實現本揭露的不同特征的許多不同實施例或示例。以下描述元件和配置的具體示例以簡化本揭露。當然，這些僅僅是例子，并不意在限制。例如，在下面的描述中在第二特征上方或之上形成第一特征可以包括其中第一特征和第二特征形成為直接接觸的實施例，并且還可以包括其中可以在第一特征和第二特征之間形成額外特征，使得第一特征和第二特征可以不直接接觸。另外，本揭露可以在各種示例中重復元件符號及/或文字。這種重復是為了簡單和清楚的目的，并且本身不表示所討論的各種實施方式及/或配置之間的關系。