[發明專利]基于EMD降噪數據預處理的硬件木馬檢測優化方法

在審

• 申請號: 201811183928.2
• 申請日: 2018-10-11
• 公開（公告）號: CN109598152A
• 公開（公告）日: 2019-04-09
• 發明（設計）人: 趙毅強;馬浩誠;葉茂;劉燕江;何家驥
• 申請（專利權）人: 天津大學
• 主分類號: G06F21/76
• 分類號: G06F21/76
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 劉國威

本發明涉及集成電路可信任性技術領域，為提出硬件木馬檢測優化方法，既能較好的保持數據低頻部分的平滑特性，也能較大程度的保持側信道數據高頻部分的有用信息，從而有效的保留硬件木馬的特征，進一步提高了硬件木馬檢測精度。為此，本發明采取的技術方案是，基于EMD降噪數據預處理的硬件木馬檢測優化方法，結合各本征模態函數IMF的自相關函數特點，確定噪聲主導模態和信號主導模態的分界點，針對高頻模態函數采用閾值選擇去噪方法進行降噪，對低頻模態函數采用Savitzky?Golay濾波器濾波，最后利用IMF分量進行重構得到降噪后的數據，并利用馬氏距離進行硬件木馬的判別。本發明主要應用于集成電路可信任性檢測場合。

技術領域

本發明涉及集成電路可信任性技術領域，具體涉及一種基于EMD降噪數據預處理硬件木馬檢測優化方法。

背景技術

隨著電子設計自動化技術和半導體制造工藝的飛速發展，單片數字集成電路芯片集成的功能越來越復雜，電路規模越來越大，集成度越來越高，從而廣泛的應用于現代科技的各個領域，特別在金融設備，移動通信，交通運輸，政府和能源等敏感領域。集成電路對社會的進步和經濟的發展起著越來越大的推動作用，已經成為支撐經濟社會發展的戰略性、基礎性和先導性產業。

在商業全球化的今天，集成電路芯片的設計與制造逐漸趨于全球化。集成電路芯片的上市需要經歷設計、制造、封裝與測試四個階段。由于集成電路產品的先進性和復雜性，同時為了更合理的利用資源和資金配置，單片集成電路的設計與制造過程完全由多家單位聯合完成，其中不乏合資企業或者外資企業。集成電路的設計與制造過程的分離，給集成電路的安全性帶來了極大的風險，例如在設計階段大量復用第三方IP核，在制造過程中存在不可信的掩膜版，在封裝過程中可能存在冗余封裝等。這類安全威脅都統稱為硬件木馬，硬件木馬從底層硬件方面滲透進來，攻擊者針對特定的系統進行巧妙的設計，隱蔽在電路的底層，可以獨立的實施攻擊行為，例如改變功能、泄露信息、特權升級、拒絕服務等，也可以結合軟件攻擊進行組合攻擊。

硬件木馬問題正在成為集成電路的重要安全隱患，一旦被硬件木馬影響的芯片被應用于軍用裝備及國民經濟核心領域中，將會帶來嚴重的災難和不可估計的經濟損失，因此開展硬件木馬的檢測與防護技術研究，保證集成電路的安全可信是世界各國的共同關注的話題。

近年來，隨著研究的逐漸深入，在硬件木馬檢測技術方面取得了卓越的成果。而旁路信號分析具有較低的實施成本、較高的檢測精度，較好的移植性和延展性，一經提出就展示出來了較為樂觀的應用前景，成為了當前的檢測方法的主流。但是在利用旁路信號分析技術對硬件木馬進行檢測的過程中，芯片及檢測設備會受到外界以及系統內部噪聲的影響，噪聲的存在會削弱甚至淹沒硬件木馬對電路的影響，這使得硬件木馬的檢出率大大降低。然而工藝噪聲是客觀存在的，為了進一步的提高檢測精度，必須對獲得的數據進行降噪處理，在濾除工藝噪聲的同時較好的保留可能存在于噪聲模態中的有用信號成分，使硬件木馬的旁路影響不被工藝噪聲所淹沒。

參考文獻

[1]Huang N E,Shen Z,Long S R,et al.The empirical mode decompositionand the Hilbert spectrum for nonlinear and non-stationary time seriesanalysis[C]//Proceedings of the Royal Society of London A:mathematical,physical and engineering sciences.The Royal Society,1998,454(1971):903-995.