[發(fā)明專利]將高速多通道鏈路中的通道與互連之間的訓(xùn)練模式序列解相關(guān)有效
| 申請(qǐng)?zhí)枺?/td> | 201811176643.6 | 申請(qǐng)日： | 2014-03-03 |
| 公開（公告）號(hào)： | CN109617572B | 公開（公告）日： | 2021-12-10 |
| 發(fā)明（設(shè)計(jì)）人： | K·C·拉斯特德;A·O·蘭 | 申請(qǐng)（專利權(quán)）人： | 英特爾公司 |
| 主分類號(hào)： | H04L25/02 | 分類號(hào)： | H04L25/02;H04B3/40;H04L5/14 |
| 代理公司： | 上海專利商標(biāo)事務(wù)所有限公司 31100 | 代理人： | 姬利永;張欣 |
| 地址： | 美國加利*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 高速 通道 中的 互連 之間 訓(xùn)練 模式 序列 相關(guān) | ||
1.一種用于鏈路訓(xùn)練的裝置，包括：
處理器，具有一個(gè)或多個(gè)處理器核和存儲(chǔ)器接口；
存儲(chǔ)器，耦合到所述處理器的存儲(chǔ)器接口；以及
網(wǎng)絡(luò)芯片，耦合到所述處理器，包括：
包括發(fā)射端口和接收端口的高速通信接口，所述發(fā)射端口被配置成用于通過多條發(fā)射通道發(fā)射信號(hào)并且所述接收端口被配置成用于通過多條接收通道接收信號(hào)；以及
多個(gè)鏈路訓(xùn)練模式生成器，各自被配置成用于采用偽隨機(jī)位序列(PRBS)多項(xiàng)式生成用于對(duì)應(yīng)的發(fā)射通道的PRBS鏈路訓(xùn)練模式，
其中每個(gè)PRBS多項(xiàng)式被配置成用于生成11位PRBS，并且所述多條發(fā)射通道包括四條通道：通道0、通道1、通道2和通道3，并且所述PRBS多項(xiàng)式包括：
用于通道0的l+x5+x6+x10+x11；
用于通道1的l+x5+x6+x9+x11；
用于通道2的1+x4+x6+x8+x11；以及
用于通道3的l+x4+x6+x7+x11。
2.如權(quán)利要求1所述的裝置，其中，所述多條接收通道包括四條通道。
3.如權(quán)利要求1所述的裝置，其中，所述高速通信接口包括100吉比特每秒以太網(wǎng)接口。
4.如權(quán)利要求1所述的裝置，其中，所述網(wǎng)絡(luò)芯片被進(jìn)一步配置成用于存儲(chǔ)多個(gè)PRBS多項(xiàng)式以及從所述多個(gè)PRBS多項(xiàng)式選擇PRBS多項(xiàng)式以便由所述多個(gè)鏈路訓(xùn)練模式生成器使用。
5.如權(quán)利要求1所述的裝置，其中，所述網(wǎng)絡(luò)芯片被進(jìn)一步配置成用于存儲(chǔ)被分為第一組和第二組的多個(gè)PRBS多項(xiàng)式，其中作為第一端點(diǎn)的所述裝置與作為第二端點(diǎn)的第二裝置通信地耦合，其中所述第二裝置包括鏈路合作伙伴并且也配置成用于存儲(chǔ)被分為所述第一組和所述第二組的相同的多個(gè)PRBS多項(xiàng)式，并且其中，當(dāng)操作時(shí)，所述裝置被配置成用于通過與所述鏈路合作伙伴協(xié)商以便確定所述裝置和所述鏈路合作伙伴中的哪一個(gè)采用來自所述第一組的PRBS多項(xiàng)式以及所述裝置和所述鏈路合作伙伴中的哪一個(gè)采用來自所述第二組的PRBS多項(xiàng)式來采用與所述第二裝置進(jìn)行的鏈路協(xié)商操作，其中所述鏈路協(xié)商操作是以確保將在所述第一端點(diǎn)和所述第二端點(diǎn)處采用不同組的多項(xiàng)式的方式實(shí)現(xiàn)的。
6.如權(quán)利要求5所述的裝置，其中，所述網(wǎng)絡(luò)芯片被配置成用于通過執(zhí)行包括以下內(nèi)容的操作執(zhí)行與所述鏈路合作伙伴的所述協(xié)商：
從所述用于鏈路訓(xùn)練的裝置向所述鏈路合作伙伴發(fā)送第一隨機(jī)數(shù)；
從所述鏈路合作伙伴接收第二隨機(jī)數(shù)；
從所述鏈路合作伙伴接收第一回波隨機(jī)數(shù)，所述第一回波隨機(jī)數(shù)等于所述第一隨機(jī)數(shù)；
向所述鏈路合作伙伴發(fā)送第二回波隨機(jī)數(shù)，所述第二回波隨機(jī)數(shù)等于所述第二隨機(jī)數(shù)；以及
將所述第一隨機(jī)數(shù)與所述第二隨機(jī)數(shù)進(jìn)行比較以便確定是使用來自所述第一組還是來自所述第二組的PRBS多項(xiàng)式。
7.如權(quán)利要求1所述的裝置，其中，所述網(wǎng)絡(luò)芯片包括網(wǎng)絡(luò)接口控制器。
8.如權(quán)利要求1所述的裝置，其中，所述處理器包括第一高速外圍組件互連(PCIe)接口，并且所述網(wǎng)絡(luò)芯片包括第二PCIe接口，其中所述處理器通過所述第一和第二PCIe接口耦合到所述網(wǎng)絡(luò)芯片。
9.如權(quán)利要求1所述的裝置，其中，所述網(wǎng)絡(luò)芯片包括耦合到所述存儲(chǔ)器的直接存儲(chǔ)器存取(DMA)接口。
10.如權(quán)利要求1所述的裝置，其中，所述裝置是服務(wù)器刀片。
11.如權(quán)利要求1所述的裝置，其中，所述裝置是網(wǎng)絡(luò)節(jié)點(diǎn)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司，未經(jīng)英特爾公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811176643.6/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
