[發(fā)明專利]一種發(fā)射電路及觸摸屏設備

有效

• 申請?zhí)枺?/td>: 201811159811.0
• 申請日: 2018-09-30
• 公開（公告）號: CN109450423B
• 公開（公告）日: 2022-04-05
• 發(fā)明（設計）人: 梁丕樹;孫添平;戴慶田;劉文明
• 申請（專利權）人: 深圳市愛協(xié)生科技有限公司
• 主分類號: H03K17/96
• 分類號: H03K17/96;H03K17/687;G06F3/041
• 代理公司: 華進聯(lián)合專利商標代理有限公司 44224
• 代理人: 吳平

1.一種發(fā)射電路，其特征在于，包括：

信號產生模塊，用于產生信號，并將所述信號輸出至預處理模塊；

所述預處理模塊，用于接收所述信號，并根據(jù)所述信號的幅值將所述信號拆分為正值信號和負值信號，以獲取第一預處理信號，且將第一預處理信號進行量化以獲取第二預處理信號，其中，所述第一預處理信號用于輸出至傳輸模塊，所述第二預處理信號輸出至控制模塊；

所述控制模塊用于根據(jù)接收的所述第二預處理信號分別產生驅動信號和觸發(fā)信號，且將所述驅動信號和所述觸發(fā)信號輸出至所述傳輸模塊；

所述預處理模塊包括：

數(shù)模轉換單元，用于當所述信號產生模塊產生數(shù)字信號時，接收所述數(shù)字信號并將其進行數(shù)模轉換生成模擬信號，并將所述模擬信號輸出至提取單元；

所述提取單元，用于根據(jù)幅值對所述模擬信號進行提取，得到所述第一預處理信號，并將所述第一預處理信號輸出至量化單元，其中，所述第一預處理信號包括：幅值為正的第一正信號和幅值為負的第一負信號；

所述量化單元，用于將接收的所述第一預處理信號進行量化，得到所述第二預處理信號，其中，所述第二預處理信號包括：幅值為正的第二正信號和幅值為負的第二負信號；

所述控制模塊包括驅動單元和觸發(fā)單元，所述驅動單元用于輸入所述第二預處理信號，獲取驅動信號，所述觸發(fā)單元用于輸入所述第二預處理信號，獲取觸發(fā)信號；

所述觸發(fā)單元獲取的所述觸發(fā)信號包括第一觸發(fā)信號和第二觸發(fā)信號，且所述觸發(fā)單元，被配置為：

若輸入零電壓信號，則輸出第一觸發(fā)信號，所述第一觸發(fā)信號為所述第二正信號和所述第二負信號線性疊加；

若輸入所述第二正信號和所述第二負信號，則輸出第二觸發(fā)信號，所述第二觸發(fā)信號為零電壓信號；所述傳輸模塊用于接收所述第一預處理信號、所述驅動信號和所述觸發(fā)信號，并利用所述驅動信號和所述觸發(fā)信號控制所述第一預處理信號的輸出。

2.根據(jù)權利要求1所述的發(fā)射電路，其特征在于，所述驅動單元獲取的所述驅動信號包括第一驅動信號和第二驅動信號，且所述驅動單元被配置為：

若輸入所述第二正信號，則輸出所述第一驅動信號，若輸入所述第二負信號，則輸出所述第二驅動信號。

3.根據(jù)權利要求2所述的發(fā)射電路，其特征在于，所述驅動單元，包括反相器和CMOS反相器，所述反相器的與所述CMOS反相器串聯(lián)連接，

若所述反相器輸入所述第二正信號，則所述CMOS反相器輸出第一驅動信號；

若所述反相器輸入所述第二負信號，則所述CMOS反相器輸出第二驅動信號。

4.根據(jù)權利要求3所述的發(fā)射電路，其特征在于，所述觸發(fā)單元包括第一反相器、第二反相器、第一開關和第二開關，其中，所述第一反相器串聯(lián)所述第一開關形成第一支路；所述第二反相器串聯(lián)所述第二開關形成第二支路，所述第一支路并聯(lián)第二支路形成并聯(lián)，

若所述第一反相器和所述第二反相器均輸入零電壓信號，則所述第一支路被配置為用于輸出第一觸發(fā)信號，所述第一觸發(fā)信號為所述第二正信號和所述第二負信號線性疊加；

若所述第一反相器輸入所述第二正信號，所述第二反相器輸入所述第二負信號，則所述第二支路被配置為用于輸出第二觸發(fā)信號，所述第二觸發(fā)信號為零電壓信號。

5.根據(jù)權利要求4所述的發(fā)射電路，其特征在于，所述第一開關和所述第二開關工作狀態(tài)包括：

當輸入的所述第二正信號電壓值大于零，所述第二負信號等于零時，所述第一開關閉合，所述第二開關斷開；

當輸入的所述第二正信號等于零，所述第二負信號電壓值大于零時，所述第一開關斷開，所述第二開關閉合。

6.根據(jù)權利要求1所述的發(fā)射電路，其特征在于，所述傳輸模塊被配置為：若輸入信號為所述第一預處理信號的所述第一正信號和所述第一負信號，則輸出信號為所述第一正信號和所述第一負信號的線性疊加。