[發明專利]一種基于憶阻實現的表決器電路

有效

• 申請號: 201811159116.4
• 申請日: 2018-09-30
• 公開（公告）號: CN109347475B
• 公開（公告）日: 2020-09-15
• 發明（設計）人: 孫軍偉;田鈺琪;耿盛濤;王延峰;黃春;劉鵬;王妍;王英聰;方潔;劉娜
• 申請（專利權）人: 鄭州輕工業學院
• 主分類號: H03K19/20
• 分類號: H03K19/20
• 代理公司: 鄭州優盾知識產權代理有限公司 41125
• 代理人: 張真真;栗改

本發明提出了一種基于憶阻實現的表決器電路，包括票數統計電路、數值比較電路、與門組合電路和或門組合電路，票數統計電路的輸入端與輸入信號相連接，票數統計電路的輸出端與數值比較電路的輸入端相連接，數值比較電路的輸出端分別與或門組合電路和與門組合電路的輸入端相連接，或門組合電路與與門組合電路相連接，或門組合電路輸出兩個輸出信號，與門組合電路輸出一個輸出信號。本發明與或邏輯門電路設計都采用兩個憶阻對接方式，經過運算放大器調整輸出電壓，并可以經過多次級聯實現全加器和比較器等功能，組合出八人表決器電路。與傳統的晶體管集成電路相比，在電路尺寸、集成密度、電路功耗等方面擁有很大的優勢。

技術領域

本發明涉及模數電路的技術領域，尤其涉及一種基于憶阻實現的表決器電路。

背景技術

憶阻(memristor)是一種有記憶功能的非線性電阻器，它是除電阻器、電容器和電感器之外的第四種基本電路元件。具有記憶功能和非線性電阻特性的器件，這也是稱其為憶阻的原因。直到2008年，美國惠普實驗室首次制作出了憶阻的實物，有關憶阻的研究才全面展開。作為一種新的無源電子元件，憶阻得到了很大的關注。憶阻以其電阻的開關效應及非易失性存儲在邏輯應用方面也有大量的研究。在存儲器、邏輯門、可編程邏輯門陣列等方面，憶阻也有了諸多的應用研究。

現有表決器電路大多采用晶體管集成電路實現，只能實現3-5人的表決，且電路尺寸較大，集成密度和電路功耗較大。

發明內容

針對現有表決器電路電路尺寸較大，集成密度和電路功耗較大的技術問題，本發明提出一種基于憶阻實現的表決器電路，利用憶阻組合出與或邏輯關系，實現了八人表決的功能。

為了達到上述目的，本發明的技術方案是這樣實現的：一種基于憶阻實現的表決器電路，包括票數統計電路、數值比較電路、與門組合電路和或門組合電路，票數統計電路的輸入端與輸入信號相連接，票數統計電路的輸出端與數值比較電路的輸入端相連接，數值比較電路的輸出端分別與或門組合電路和與門組合電路的輸入端相連接，或門組合電路與與門組合電路相連接，或門組合電路輸出兩個輸出信號，與門組合電路輸出一個輸出信號。

所述輸入信號包括輸入端I₁-I₈，輸入端I₁-I₈的變量為邏輯“1”即“5V”時，表示表決者“贊成”；輸入端I₁-I₈的變量為“0”即“0V”時，表示表決者“不贊成”。

所述票數統計電路包括一級全加電路、二級全加電路和三級全加電路；所述一級全加電路包括四個一級全加器，四個一級全加器的兩個輸入端分別與輸入信號相連接，四個一級全加器的低進位C端均接地；所述二級全加電路包括四個二級全加器，二級全加器的輸入端與一級全加電路輸出端相連接；所述三級全加電路包括三個三級全加器，三級全加器的輸入端與二級全加器的輸出端相連接，三級全加器的輸出端與數值比較電路相連接。