[發(fā)明專利]基于FPGA+ARM的圖像動態(tài)檢測系統(tǒng)及方法在審
| 申請?zhí)枺?/td> | 201811144657.X | 申請日： | 2018-09-29 |
| 公開（公告）號： | CN109167966A | 公開（公告）日： | 2019-01-08 |
| 發(fā)明（設(shè)計）人： | 肖建;洪聰;張糧;郝慧杰;陳文勤;蔡志匡 | 申請（專利權(quán)）人： | 南京郵電大學(xué)南通研究院有限公司;南京郵電大學(xué) |
| 主分類號： | H04N7/18 | 分類號： | H04N7/18;H04N5/765;H04N5/14 |
| 代理公司： | 南京理工大學(xué)專利中心 32203 | 代理人： | 陳鵬 |
| 地址： | 226000 江*** | 國省代碼： | 江蘇;32 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 處理電路 圖像動態(tài)檢測 采集電路 顯示電路 邊緣檢測算法 攝像頭連接 快速采集 視頻采集 數(shù)字圖像 信號接收 插幀 放入 顯示器 存儲 視頻 圖像 傳輸 | ||
本發(fā)明公開了一種基于FPGA+ARM的圖像動態(tài)檢測系統(tǒng)及方法，系統(tǒng)包括COMS采集電路、zynq處理電路和HDMI顯示電路；COMS采集電路與攝像頭連接，用于視頻采集，形成數(shù)字圖像，然后將信號傳給zynq處理電路；Zynq處理電路包含F(xiàn)PGA部分和ARM部分，F(xiàn)PGA部分用于信號接收和傳輸，將邊緣檢測算法做成IP核放入FPGA部分；ARM部分存儲插幀法；HDMI顯示電路與顯示器連接，用于顯示視頻。本發(fā)明基于FPGA和ARM，實現(xiàn)圖像的快速采集與處理。
技術(shù)領(lǐng)域
本發(fā)明涉及數(shù)字圖像采集處理技術(shù)，特別是一種基于FPGA+ARM的圖像動態(tài)檢測系統(tǒng)及方法。
背景技術(shù)
隨著科技的快速發(fā)展，數(shù)字圖像的采集與處理系統(tǒng)在科學(xué)研究、工業(yè)生產(chǎn)與日常生活等領(lǐng)域的應(yīng)用越來越廣泛。在當(dāng)今的消費市場上，具有圖像顯示功能的電子產(chǎn)品也越來越多，包括可視電話、數(shù)碼相機、門禁系統(tǒng)和安防監(jiān)控系統(tǒng)等。
目前數(shù)字圖像采集處理技術(shù)朝著實時性、大容量、小型化等方向發(fā)展，由于用一般的軟件實現(xiàn)的圖像處理算法數(shù)據(jù)量大，實現(xiàn)起來比較慢，實時性較低，基于嵌入式的圖像采集和處理越來越普遍。
現(xiàn)有基于嵌入式的圖像采集和處理系統(tǒng)大多以STM32F427CPU為核心，集成OV7725攝像頭芯片，圖像采集卡速度慢，處理功能簡單，系統(tǒng)可靠性差。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種基于FPGA+ARM的圖像動態(tài)檢測系統(tǒng)及方法。
實現(xiàn)本發(fā)明目的的技術(shù)解決方案為：一種基于FPGA+ARM的圖像動態(tài)檢測系統(tǒng)，包括COMS采集電路、zynq處理電路和HDMI顯示電路；
COMS采集電路與攝像頭連接，用于視頻采集，形成數(shù)字圖像，然后將信號傳給zynq處理電路；
Zynq處理電路包含F(xiàn)PGA部分和ARM部分，F(xiàn)PGA部分用于信號接收和傳輸，將邊緣檢測算法做成IP核放入FPGA部分；ARM部分存儲插幀法，用于檢測移動物體并進行定位；
HDMI顯示電路與顯示器連接，用于顯示視頻。
一種基于FPGA+ARM的圖像動態(tài)檢測方法，包括以下步驟：
(1)搭建FPGA電路
添加ZYNQ7Processing System IP,使S_AXI_HP0_Interface的接口有效，使能Uart端口，設(shè)置兩個時鐘，一個用于外設(shè)的寄存器讀寫和控制；另一個作為視頻圖像數(shù)據(jù)流的時鐘，用于高速數(shù)據(jù)傳輸；配置DDR3芯片，用于寄存數(shù)據(jù)；設(shè)置16個中斷；
添加VDMA IP，設(shè)置Line Buffer Depth為4096；選擇GenLock Mode項為Master；
添加axis_subset_converter IP，將32位AXI4_Stream數(shù)據(jù)轉(zhuǎn)換為24位；使能TSTRB和TLAST；
添加常量constant IP，為axis_subset_converter IP提供高電平，使之一直處于工作狀態(tài)；
添加邊緣檢測hls_sobel IP,扣出圖像邊緣；
添加axi4s_vid_out IP,產(chǎn)生視頻信號和控制信號，將axi4_Stream的數(shù)據(jù)轉(zhuǎn)換成Video格式的視頻圖像輸出；
添加時序控制v_tc IP,為axi4s_vid_out IP提供時序，生成正確的video時序；
添加rbg2dvi IP，將RGB的video信號變成差分的TMDS信號，輸出到HDMI接口上，驅(qū)動HDMI顯示video的圖像；
添加axi_dynclk IP,產(chǎn)生video的像素時鐘和串行時鐘信號；
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于南京郵電大學(xué)南通研究院有限公司;南京郵電大學(xué)，未經(jīng)南京郵電大學(xué)南通研究院有限公司;南京郵電大學(xué)許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811144657.X/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
