[發明專利]一種基于ARM或者DSP芯片與FPGA協同實現PR控制算法的方法

在審

• 申請號: 201811139625.0
• 申請日: 2018-09-28
• 公開（公告）號: CN109301826A
• 公開（公告）日: 2019-02-01
• 發明（設計）人: 楊榮峰;李前軍;朱寶龍;劉凱
• 申請（專利權）人: 哈爾濱中創電氣技術有限公司
• 主分類號: H02J3/01
• 分類號: H02J3/01
• 代理公司: 重慶百潤洪知識產權代理有限公司 50219
• 代理人: 劉立春

1.一種基于ARM或者DSP芯片與FPGA協同實現PR控制算法的方法，其特征在于：PR控制器在FPGA芯片內實現，通過對PR控制器結構優化、PR控制器分時復用，并通過兩相靜止αβ坐標系上對三相電流進行控制技術來減少PR控制器對FPGA芯片的資源占用；在ARM或DSP芯片中根據檢測電網頻率計算PR控制器參數，并在FPG芯片中進行在線更新。

2.根據權利要求1所述的一種基于ARM或者DSP芯片與FPGA協同實現PR控制算法的方法，其特征在于：PR控制器為偽PR結構，其傳遞函數為：

其中K_R為一設定的增益系數，ω_c為截至頻率，均為設定參數，s為拉普拉斯算子，ω₀為電網頻率，n為補償諧波次數；

式(1)是連續域傳遞函數，采用雙線性變換法進行離散化，即令

其中T_c為控制周期，帶入式(1)得到系統離散化傳遞函數為：

3.根據權利要求2所述的一種基于ARM或者DSP芯片與FPGA協同實現PR控制算法的方法，其特征在于：通過如下方法優化PR控制器結構，

首先，將式(3)寫成差分方程為：

y(k)＝K₁[K₂[x(k)-x(k-2)]-K₃y(k-1)-K₄y(k-2)] (4)

其中，各參數表達式如式(5)所示：

y(k)指k時刻傳遞函數輸出的值，y(k-1)和y(k-2)分別指過去時刻k-1和k-2輸出的值，x(k)和x(k-2)分別指采樣k和k-2時刻的輸入信號的值，x為電流誤差信號，即電流參考值與電流實際測量值之差，而y為控制電壓。

4.根據權利要求3所述的一種基于ARM或者DSP芯片與FPGA協同實現PR控制算法的方法，其特征在于：PR控制器分時復用是指α和β軸的每次諧波共用相同PR控制器。

5.根據權利要求1所述的一種基于ARM或者DSP芯片與FPGA協同實現PR控制算法的方法，其特征在于：ARM/DSP芯片內部集成的ADC模塊采集電網電壓，負載電流，直流網側電壓，經過：ARM/DSP芯片計算后得到補償電流參考值，并進行三相abc坐標系到兩相αβ坐標系變換，之后送入FPGA芯片；FPGA芯片根據該補償電流參考值，與負載電流做差，送入PR控制器進行控制，得到輸出電壓參考值，并經過脈寬調制、死區設置后控制開關器件，從而完成對諧波的補償。

6.根據權利要求5所述的一種基于ARM或者DSP芯片與FPGA協同實現PR控制算法的方法，其特征在于：補償電流參考值計算過程如下，

根據dq坐標分解，選擇由鎖相環PLL得到的網側電壓旋轉角度ωt，把三相負載電流i_a，i_b，i_c按式(6)先投影到αβ坐標系，然后按式(7)即可得到d-q軸分量；

根據瞬時無功理論，i_d和i_q分別對應電流的正序有功和無功分量。對i_d通過低通濾波器提取基波正序分量并假定i_q＝0，通過式(8)變換到αβ坐標系，則得到正序分量在αβ坐標系上的值i_α’和i_β’；

然后在αβ坐標系上把采集信號減去正序分量，得到除正序有功分量外的其余成分，并作為電流的參考值，這樣也就是把負載的無功及諧波分量作為補償電流的參考值i_α^*和i_β^*，該參考電流值將送到FPGA芯片中進行電流控制環節。