[發(fā)明專利]使用電壓倍增器電平移位時(shí)鐘信號(hào)的電路有效
| 申請?zhí)枺?/td> | 201811133577.4 | 申請日： | 2018-09-27 |
| 公開（公告）號(hào)： | CN109756210B | 公開（公告）日： | 2023-09-08 |
| 發(fā)明（設(shè)計(jì)）人： | V·拉納 | 申請（專利權(quán)）人： | 意法半導(dǎo)體國際有限公司 |
| 主分類號(hào)： | H03K5/00 | 分類號(hào)： | H03K5/00 |
| 代理公司： | 北京市金杜律師事務(wù)所 11256 | 代理人： | 王茂華;張昊 |
| 地址： | 荷蘭阿*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 使用 電壓 倍增器 電平 移位 時(shí)鐘 信號(hào) 電路 | ||
1.一種電路，包括：
電壓倍增器電路，具有被配置為接收第一電壓的輸入電壓節(jié)點(diǎn)和被配置為生成從所述第一電壓倍增的第二電壓的輸出電壓節(jié)點(diǎn)，并且包括：
第一中間節(jié)點(diǎn)和第二中間節(jié)點(diǎn)，分別電容性地耦合以接收第一時(shí)鐘信號(hào)的相反相位，所述第一時(shí)鐘信號(hào)的電壓在地電壓和第一電壓電平之間改變；以及
第三中間節(jié)點(diǎn)和第四中間節(jié)點(diǎn)，分別電容性地耦合以接收第二時(shí)鐘信號(hào)的相反相位，所述第二時(shí)鐘信號(hào)的電壓在所述地電壓和第二電壓電平之間改變，所述第二電壓電平大于所述第一電壓電平；
第一CMOS驅(qū)動(dòng)器電路，具有耦合至所述第一中間節(jié)點(diǎn)的輸入、耦合以接收電平移位電壓的第一源極端子、第二源極端子以及被配置為生成從所述第一時(shí)鐘信號(hào)進(jìn)行電平移位的第三時(shí)鐘信號(hào)的一個(gè)相位的輸出；以及
第二CMOS驅(qū)動(dòng)器電路，具有耦合至所述第二中間節(jié)點(diǎn)的輸入、耦合以接收電平移位電壓的第一源極端子、第二源極端子以及被配置為生成從所述第一時(shí)鐘信號(hào)進(jìn)行電平移位的第三時(shí)鐘信號(hào)的另一相位的輸出。
2.根據(jù)權(quán)利要求1所述的電路，其中所述第一CMOS驅(qū)動(dòng)器電路和所述第二CMOS驅(qū)動(dòng)器電路的所述第二源極端子被配置為接收所述第一時(shí)鐘信號(hào)的相反相位，并且其中所述電壓倍增器電路的所述輸入電壓節(jié)點(diǎn)處的所述第一電壓是正電源電壓，并且其中所述電平移位電壓是正電壓。
3.根據(jù)權(quán)利要求2所述的電路，其中所述正電源電壓等于所述第一電壓電平。
4.根據(jù)權(quán)利要求2所述的電路，其中所述第三時(shí)鐘信號(hào)具有在所述地電壓和所述電平移位電壓的所述正電壓之間改變的電壓。
5.根據(jù)權(quán)利要求1所述的電路，其中所述第一CMOS驅(qū)動(dòng)器電路和所述第二CMOS驅(qū)動(dòng)器電路的所述第二源極端子被配置為接收地電壓，并且其中所述電壓倍增器電路的所述輸入電壓節(jié)點(diǎn)處的所述第一電壓是所述地電壓，并且其中所述電平移位電壓是負(fù)電壓。
6.根據(jù)權(quán)利要求5所述的電路，其中所述第三時(shí)鐘信號(hào)具有在所述地電壓和所述電平移位電壓的所述負(fù)電壓之間改變的電壓。
7.根據(jù)權(quán)利要求1所述的電路，其中所述第一CMOS驅(qū)動(dòng)器電路和所述第二CMOS驅(qū)動(dòng)器電路的所述第二源極端子被配置為接收所述第一時(shí)鐘信號(hào)的相反相位，并且其中所述電壓倍增器電路的所述輸入電壓節(jié)點(diǎn)處的所述第一電壓是地電源電壓，并且其中所述電平移位電壓是負(fù)電壓。
8.根據(jù)權(quán)利要求7所述的電路，其中所述第三時(shí)鐘信號(hào)具有在所述第一時(shí)鐘信號(hào)的所述第一電壓電平和所述電平移位電壓的所述負(fù)電壓之間改變的電壓。
9.根據(jù)權(quán)利要求1所述的電路，其中所述電壓倍增器電路包括以交叉耦合配置連接的第一晶體管和第二晶體管，其中所述第一晶體管耦合在第一節(jié)點(diǎn)和所述第一中間節(jié)點(diǎn)之間，并且其中所述第二晶體管耦合在所述第一節(jié)點(diǎn)和所述第二中間節(jié)點(diǎn)之間。
10.根據(jù)權(quán)利要求9所述的電路，其中所述第一節(jié)點(diǎn)是所述輸入電壓節(jié)點(diǎn)或所述輸出電壓節(jié)點(diǎn)中的一個(gè)。
11.根據(jù)權(quán)利要求9所述的電路，其中所述電壓倍增器電路還包括以交叉耦合配置連接的第三晶體管和第四晶體管，其中所述第三晶體管耦合在所述第一中間節(jié)點(diǎn)和所述第三中間節(jié)點(diǎn)之間，并且其中所述第四晶體管耦合在所述第二中間節(jié)點(diǎn)和所述第四中間節(jié)點(diǎn)之間。
12.根據(jù)權(quán)利要求11所述的電路，其中所述電壓倍增器電路還包括：
第五晶體管，耦合在所述第一中間節(jié)點(diǎn)和第二節(jié)點(diǎn)之間，并且具有耦合至所述第三中間節(jié)點(diǎn)的控制端子；以及
第六晶體管，耦合在所述第二中間節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間，并且具有耦合至所述第四中間節(jié)點(diǎn)的控制端子。
13.根據(jù)權(quán)利要求12所述的電路，其中所述第二節(jié)點(diǎn)是所述輸入電壓節(jié)點(diǎn)或所述輸出電壓節(jié)點(diǎn)中的一個(gè)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于意法半導(dǎo)體國際有限公司，未經(jīng)意法半導(dǎo)體國際有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811133577.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
