[發(fā)明專利]非易失性存儲(chǔ)器裝置及其操作方法及非易失性存儲(chǔ)器封裝

有效

• 申請(qǐng)?zhí)枺?/td>: 201811132920.3
• 申請(qǐng)日: 2018-09-27
• 公開(kāi)（公告）號(hào): CN109686391B
• 公開(kāi)（公告）日: 2023-09-26
• 發(fā)明（設(shè)計(jì)）人: 鄭鳳吉;金炯坤;鄭東勳;崔明勳
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): G11C16/06
• 分類號(hào): G11C16/06;G11C16/08;G06F13/16;G06F13/10
• 代理公司: 華進(jìn)聯(lián)合專利商標(biāo)代理有限公司 44224
• 代理人: 劉培培;黃隸凡

一種非易失性存儲(chǔ)器裝置的操作方法包含：從非易失性存儲(chǔ)器裝置的外部接收控制信號(hào)及數(shù)據(jù)信號(hào)；基于控制信號(hào)及數(shù)據(jù)信號(hào)產(chǎn)生調(diào)試信息；從非易失性存儲(chǔ)器裝置的外部接收調(diào)試信息請(qǐng)求；以及響應(yīng)于調(diào)試信息請(qǐng)求輸出調(diào)試信息。也提供一種非易失性存儲(chǔ)器裝置和一種非易失性存儲(chǔ)器封裝。

相關(guān)申請(qǐng)的交叉引用

要求2017年10月19日在韓國(guó)知識(shí)產(chǎn)權(quán)局遞交的第10-2017-0136042號(hào)韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，所述申請(qǐng)的公開(kāi)內(nèi)容以全文引用的方式并入本文中。

技術(shù)領(lǐng)域

本發(fā)明概念涉及一種半導(dǎo)體存儲(chǔ)器，且更確切地說(shuō)，涉及一種非易失性存儲(chǔ)器裝置及其操作方法。

背景技術(shù)

半導(dǎo)體存儲(chǔ)器裝置分類成：易失性存儲(chǔ)器裝置，如當(dāng)斷電時(shí)失去存儲(chǔ)其中的數(shù)據(jù)的靜態(tài)隨機(jī)存取存儲(chǔ)器(static?random?access?memory；SRAM)、動(dòng)態(tài)RAM(dynamic?RAM；DRAM)、同步DRAM(synchronous?DRAM；SDRAM)以及其類似裝置；以及非易失性存儲(chǔ)器裝置，如當(dāng)斷電時(shí)保留數(shù)據(jù)的只讀存儲(chǔ)器(Read?Only?Memory；ROM)、可編程ROM(programmableROM；PROM)、電可編程ROM(electrically?programmable?ROM；EPROM)、電可擦除和可編程ROM(electrically?erasable?and?programmable?ROM；EEPROM)、閃存存儲(chǔ)器、相變RAM(phase-change?RAM；PRAM)、磁性RAM(magnetic?RAM；MRAM)、電阻RAM(resistive?RAM；RRAM)、鐵電RAM(ferroelectric?RAM；FRAM)以及其類似裝置。

存儲(chǔ)裝置的特征可為包含非易失性存儲(chǔ)器裝置和控制非易失性存儲(chǔ)器裝置的存儲(chǔ)器控制器。非易失性存儲(chǔ)器裝置通常從存儲(chǔ)器控制器接收控制信號(hào)和數(shù)據(jù)信號(hào)。輸入信號(hào)可通過(guò)連接非易失性存儲(chǔ)器裝置和存儲(chǔ)器控制器的接口發(fā)射到非易失性存儲(chǔ)器裝置。在存儲(chǔ)裝置的操作中出現(xiàn)失效的情況下，可對(duì)存儲(chǔ)裝置執(zhí)行調(diào)試。可針對(duì)造成失效的軟件代碼、存儲(chǔ)器控制器、接口以及其類似物進(jìn)行調(diào)試。

發(fā)明內(nèi)容

本發(fā)明概念的實(shí)施例提供包含用于存儲(chǔ)器控制器與非易失性存儲(chǔ)器裝置之間的接口的調(diào)試的非易失性存儲(chǔ)器裝置及其操作方法，其能夠檢測(cè)與非易失性存儲(chǔ)器裝置相關(guān)聯(lián)的存儲(chǔ)裝置的故障原因。

本發(fā)明概念的實(shí)施例提供一種非易失性存儲(chǔ)器裝置的操作方法，所述非易失性存儲(chǔ)器裝置包含信號(hào)存儲(chǔ)電路、調(diào)試信息產(chǎn)生器以及調(diào)試信息寄存器。所述操作方法包含：通過(guò)信號(hào)存儲(chǔ)電路從非易失性存儲(chǔ)器裝置的外部接收控制信號(hào)和數(shù)據(jù)信號(hào)；通過(guò)調(diào)試信息產(chǎn)生器，基于控制信號(hào)和數(shù)據(jù)信號(hào)產(chǎn)生調(diào)試信息；從非易失性存儲(chǔ)器裝置的外部接收調(diào)試信息請(qǐng)求；以及通過(guò)調(diào)試信息寄存器，響應(yīng)于調(diào)試信息請(qǐng)求而輸出調(diào)試信息。

本發(fā)明概念的實(shí)施例進(jìn)一步提供包含以下的非易失性存儲(chǔ)器裝置：信號(hào)存儲(chǔ)電路，存儲(chǔ)從非易失性存儲(chǔ)器裝置的外部接收的控制信號(hào)和數(shù)據(jù)信號(hào)；調(diào)試信息產(chǎn)生器，基于所存儲(chǔ)控制信號(hào)和所存儲(chǔ)數(shù)據(jù)信號(hào)產(chǎn)生調(diào)試信息；以及調(diào)試信息寄存器，響應(yīng)于非易失性存儲(chǔ)器裝置的外部的調(diào)試信息而輸出調(diào)試信息。

本發(fā)明概念的實(shí)施例又進(jìn)一步提供包含以下的非易失性存儲(chǔ)器封裝：接口芯片，通過(guò)與存儲(chǔ)器控制器連接的外部信道來(lái)接收控制信號(hào)和數(shù)據(jù)信號(hào)；第一非易失性存儲(chǔ)器裝置，通過(guò)與接口芯片連接的第一內(nèi)部信道來(lái)接收第一控制信號(hào)和第一數(shù)據(jù)信號(hào)；以及第二非易失性存儲(chǔ)器裝置，通過(guò)與接口芯片連接的第二內(nèi)部信道來(lái)接收第二控制信號(hào)和第二數(shù)據(jù)信號(hào)。接口芯片包含調(diào)試支持電路，所述調(diào)試支持電路響應(yīng)于來(lái)自存儲(chǔ)器控制器的調(diào)試信息請(qǐng)求而輸出第一調(diào)試信息和第二調(diào)試信息。調(diào)試支持電路從第一控制信號(hào)和第一數(shù)據(jù)信號(hào)產(chǎn)生與第一非易失性存儲(chǔ)器裝置相關(guān)聯(lián)的第一調(diào)試信息，且從第二控制信號(hào)和第二數(shù)據(jù)信號(hào)產(chǎn)生與第二非易失性存儲(chǔ)器裝置相關(guān)聯(lián)的第二調(diào)試信息。

附圖說(shuō)明

本發(fā)明概念的以上和其它目標(biāo)和特征如參看附圖鑒于以下詳細(xì)描述將變得顯而易見(jiàn)。