[發明專利]芯片內護城河結構及其制造方法

在審

• 申請號: 201811132402.1
• 申請日: 2018-09-27
• 公開（公告）號: CN110957276A
• 公開（公告）日: 2020-04-03
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 劉星

本發明提供一種芯片內護城河結構及其制造方法，該制造方法包括以下步驟：提供一基板，基板表面具有一擴散阻擋層；形成介電層于擴散阻擋層上，并形成金屬互連結構及接合焊墊于介電層中，金屬互連結構位于芯片主體區域；形成鈍化保護層于介電層上；形成開孔于芯片主體區域以暴露出接合焊墊，并同步形成護城河凹槽結構于芯片周邊區域，護城河凹槽結構包括至少兩個分立設置的槽環，槽環往下延伸至介電層中，但未貫穿擴散阻擋層。本發明在芯片周邊區域布置槽環，槽環環繞芯片主體區域，可以有效阻斷晶圓切割應力往芯片主體區域傳遞，從而防止芯片內裂痕的產生。本發明減少了金屬材料的使用，不僅可以降低工藝復雜度，提升良率，還有利于降低生產成本。

技術領域

本發明屬于半導體集成電路領域，涉及一種芯片內護城河結構及其制造方法。

背景技術

在半導體制程中，通常是將形成有集成電路的晶圓切割成一個個芯片(chip)，然后將這些芯片制作成功能不同的半導體封裝結構。如圖1所示，顯示為晶圓的局部俯視圖，晶圓中包含多個芯片101，相鄰兩芯片之間以切割道102(Scribe line，或稱劃片槽)相隔。每個芯片包括通過沉積、光刻、刻蝕、摻雜及熱處理等工藝在基底上形成的器件結構、互連結構以及焊墊等。之后，沿切割道將晶圓切割為多個獨立的芯片。

在對晶圓進行切割時，會將機械應力施加于所述晶圓上，因此，容易在切割而成的芯片內造成裂痕。在現有技術中，為了防止半導體芯片受到切割工藝的損害，會在每一芯片的器件區與切割道之間形成包圍芯片的保護環103(Guard Ring)。

如圖2所示，顯示為圖1的A-A’向剖面圖，可見，現有技術中的保護環自下而上依次包括接觸栓104、第一金屬環105、第一插塞106、第二金屬環107、第二插塞108、第三金屬環109及鈍化保護層110，其中，接觸栓及第一金屬環周圍被介質層111圍繞，第一插塞、第二金屬環、第二插塞及第三金屬環周圍被介質層112圍繞，介質層111與介質層112之間具有一SiCN擴散阻擋層113，鈍化保護層自下而上依次包括氧化物層1101、氮化硅層1102及聚酰亞胺層1103，接觸栓及第一插塞的材質可采用W，第一金屬環的材質可采用Cu，第二金屬環、第二插塞及第三金屬環的材質可采用鋁。為了加強金屬與介質之間的連接，各接觸栓、插塞及第二、第三金屬環與介質層之間還具有粘著層114。

由于，現有的芯片保護環結構中包含多層金屬層，制作工藝較為復雜，成本也較高，因此，如何提供一種新的防護結構及其制造方法，以降低工藝復雜度，并降低成本，同時提供良好的芯片防護效果，成為本領域技術人員亟待解決的一個重要技術問題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種芯片內護城河結構及其制造方法，用于解決現有技術中芯片保護環結構制作工藝復雜、成本較高的問題。

為實現上述目的及其他相關目的，本發明提供一種芯片內護城河結構的制造方法，其包括以下步驟：

提供一基板，所述基板表面具有一擴散阻擋層，且所述基板上定義有芯片主體區域及環繞所述芯片主體區域的芯片周邊區域，所述基板內埋設有護城河環結構，位于所述芯片周邊區域中且遮蓋在所述擴散阻擋層之下；

形成介電層于所述擴散阻擋層上，并形成金屬互連結構及接合焊墊于所述介電層中，所述金屬互連結構的導電金屬層及所述接合焊墊位于所述芯片主體區域中；

形成鈍化保護層于所述介電層上；

形成開孔于所述芯片主體區域以暴露出所述接合焊墊，并同步形成護城河凹槽結構于所述芯片周邊區域以阻斷晶圓切割應力往所述芯片主體區域傳遞，所述護城河凹槽結構對準于所述護城河環結構并且包括至少兩個分立設置的槽環，其中，所述槽環往下延伸至所述介電層中，但未貫穿所述擴散阻擋層，所述開孔往下延伸至所述接合焊墊的表面。