[發明專利]集成電路半定制物理設計貫穿信號線自動規劃方法

有效

• 申請號: 201811118512.2
• 申請日: 2018-09-25
• 公開（公告）號: CN109408892B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 徐靖
• 申請（專利權）人: 嘉興倚韋電子科技有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392
• 代理公司: 嘉興啟帆專利代理事務所(普通合伙) 33253
• 代理人: 程開生

本發明公開了一種集成電路半定制物理設計貫穿信號線自動規劃方法，包括以下按步驟。步驟S1：獲得原始設計數據并且判斷該原始設計數據的正確性，如果判斷通過則執行步驟S1，否則重復執行本步驟。步驟S2：根據原始設計數據進行貫穿信號線自動規劃。步驟S3：導出符合EDA工具規定格式的貫穿信號線規劃結果文件和用于后續分析的報告文件，同時判斷該貫穿信號線規劃結果文件是否符合要求，如果判斷通過則執行后續流程，否則重復執行步驟S1。本發明公開的集成電路半定制物理設計貫穿信號線自動規劃方法，具有FeedThrough路徑短、子模塊管腳數量適中、FeedThrough對稱性好等特點，能夠提高貫穿信號線的設計效率。

技術領域

本發明屬于集成電路設計自動化技術領域，具體涉及一種集成電路半定制物理設計貫穿信號線自動規劃方法。

背景技術

隨著芯片規模越來越大，不得不采用自上向下的設計方法將芯片分割成不同的子模塊，使得原來的一條時序路徑被分布在不同的子模塊中,導致每個子模塊就會和其他子模塊產生連接關系。由于芯片中不同子模塊之間會產生成百上千萬的連接線，因此芯片的FeedThrough(貫穿信號線)規劃是整個后端設計流程中的重要一環。

目前，各個設計公司在FeedThrough規劃過程沒有進行優化設計，從而導致設計結果差和設計周期長等問題，最終導致項目的開發周期延遲甚至無法接受。在常規的FeedThrough規劃方法里還沒有一種有效的通用方法來提高FeedThrough規劃的結果質量，因此是目前半定制后端設計現狀中需要迫切解決的技術難題。

發明內容

本發明針對現有技術的狀況，克服上述缺陷，提供一種集成電路半定制物理設計貫穿信號線自動規劃方法。

本發明采用以下技術方案，所述集成電路半定制物理設計貫穿信號線自動規劃方法，包括以下按步驟：

步驟S1：獲得原始設計數據并且判斷該原始設計數據的正確性，如果判斷通過則執行步驟S1，否則重復執行本步驟；

步驟S2：根據原始設計數據進行貫穿信號線自動規劃；

步驟S3：導出符合EDA工具規定格式的貫穿信號線規劃結果文件和用于后續分析的報告文件，同時判斷該貫穿信號線規劃結果文件是否符合要求，如果判斷通過則執行后續流程，否則重復執行步驟S1。

根據上述技術方案，步驟S1具體包括以下步驟：

步驟S1.1：從多個數據源獲取原始設計數據；

步驟S1.2：進行原始設計數據的完整性檢查；

步驟S1.3：判斷原始設計數據的正確性，如果判斷通過則執行步驟S2，否則執行步驟S1.1。

根據上述技術方案，步驟S1.1中，上述數據源包括DEF文件、子模塊連接關系文件、中繼器指導文件和配置和調整文件。

根據上述技術方案，步驟S2具體包括以下步驟：

步驟S2.1：構建全芯片各子模塊邊的相鄰圖網；

步驟S2.2：利用圖論中的單源最短路徑算法規劃FeedThrough路徑。

根據上述技術方案，步驟S2.1具體包括以下步驟：

步驟S2.1.1：找到每個待處理子模塊的每條邊相鄰的邊；

步驟S2.1.2：選定當前待處理子模塊的潛在相鄰子模塊；

步驟S2.1.3：遍歷當前待處理子模塊和潛在相鄰子模塊的每條邊，如果任意兩條邊平行且有重合部分，則連接重合部分的端點得到與當前邊垂直的兩條線段；