[發明專利]集成電路及其形成方法

有效

• 申請號: 201811112150.6
• 申請日: 2018-09-28
• 公開（公告）號: CN109920788B
• 公開（公告）日: 2022-03-25
• 發明（設計）人: 王柏鈞;江庭瑋;賴志明;莊惠中;楊榮展;劉如淦;周雅琪;林義雄;黃禹軒;張玉容;吳國暉;張世明
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種集成電路包括位于襯底中的有源區組、第一組導電結構、淺溝槽隔離(STI)區、柵極組和第一組通孔。有源區組在第一方向上延伸并且位于第一層級上。第一組導電結構和STI區至少在第一方向或第二方向上延伸、位于第一層級上、并且位于有源區組之間。STI區位于有源區組與第一組導電結構之間。柵極組在第二方向上延伸并與第一組導電結構重疊。第一組通孔將第一組導電結構連接至柵極組。本發明的實施例還提供了集成電路的形成方法。

技術領域

本發明的實施例一般地涉及半導體技術領域，更具體地，涉及集成電路及其形成方法。

背景技術

最近使集成電路(IC)小型化的趨勢已經產生了消耗更少的功率的更小的器件，該更小的器件還以更高的速度提供更多功能。小型化工藝也已經導致更嚴格的設計和制造規范以及可靠性挑戰。各種電子設計自動化(EDA)工具生成、優化和驗證集成電路的標準單元布局設計，同時確保滿足標準單元布局設計和制造規范。

發明內容

根據本發明的一方面，提供了一種集成電路，包括：有源區組，位于襯底中，所述有源區組在第一方向上延伸，位于第一層級上，并且在與所述第一方向不同的第二方向上彼此分離；第一組導電結構，至少在所述第一方向或所述二方向上延伸，位于所述第一層級上，并且位于所述有源區組之間；淺溝槽隔離(STI)區，至少在所述第一方向或所述第二方向上延伸，位于至少所述第一層級上，并且位于所述有源區組和所述第一組導電結構之間；柵極組，在所述第二方向上延伸，至少與所述第一組導電結構重疊并且位于與所述第一層級不同的第二層級上，所述柵極組中的每個柵極在所述第一方向上通過第一間距與所述柵極組中的相鄰柵極分離；以及接觸件組，在所述第二方向上延伸，與所述第一組導電結構重疊，并且位于所述第二層級上，所述接觸件組中的每個接觸件在所述第一方向上與所述接觸件組中的相鄰接觸件分離。

根據本發明的另一方面，提供了一種形成集成電路的方法，所述方法包括：通過處理器生成所述集成電路的布局設計，其中，生成所述布局設計包括：生成有源區布局圖案組，其中，所述有源區布局圖案組在第一方向上延伸、位于第一布局層級上、并且在與所述第一方向不同的第二方向上彼此分離，所述有源區布局圖案組對應于在所述集成電路的襯底內制造有源區組；生成第一組導電部件布局圖案，其中，所述第一組導電部件布局圖案至少在所述第一方向或所述第二方向上延伸、位于所述第一布局層級上、并且位于所述有源區布局圖案組之間，所述第一組導電部件布局圖案對應于在所述襯底內制造所述集成電路的第一組導電結構；生成柵極布局圖案組，其中，所述柵極布局圖案組在所述第二方向上延伸、至少與所述第一組導電部件布局圖案重疊并且位于與所述第一布局層級不同的第二布局層級上，所述柵極布局圖案組中的每個布局圖案在所述第一方向上通過第一間距與所述柵極布局圖案組中的相鄰布局圖案分離，所述柵極布局圖案組對應于制造所述集成電路的柵極組；生成擴散區上金屬布局圖案組，其中，所述擴散區上金屬布局圖案組對應于制造所述集成電路的接觸件組，所述擴散區上金屬布局圖案組在所述第二方向上延伸、與所述第一組導電部件布局圖案重疊，并且位于所述第二布局層級上，所述擴散區上金屬布局圖案組中的每個布局圖案在所述第一方向上與所述擴散區上金屬布局圖案組中的相鄰布局圖案分離；以及生成第一組通孔布局圖案，其中，所述第一組通孔布局圖案對應于制造第一組通孔，所述第一組通孔將所述第一組導電結構連接至所述接觸件組，所述第一組通孔布局圖案位于所述第一組導電部件布局圖案和所述擴散區上金屬布局圖案組之間，以及所述第一組通孔布局圖案中的布局圖案位于所述擴散區上金屬布局圖案組中的布局圖案與所述第一組導電部件布局圖案中的布局圖案重疊的位置處；以及基于所述布局設計制造所述集成電路。