[發明專利]電流模式邏輯驅動電路

有效

• 申請號: 201811095764.8
• 申請日: 2018-09-19
• 公開（公告）號: CN109412579B
• 公開（公告）日: 2022-08-26
• 發明（設計）人: 薛慶華;王海力;陳子賢;馬明
• 申請（專利權）人: 京微齊力(北京)科技有限公司
• 主分類號: H03K19/082
• 分類號: H03K19/082;H03K19/00
• 代理公司: 北京億騰知識產權代理事務所(普通合伙) 11309
• 代理人: 陳霽

1.電流模式邏輯CML驅動電路，包括第一差分對（101和102），第一差分對（101和102）上的彼此互補的第一輸入端（IP，IP2）和第二輸入端（IN，IN2），第一差分對（101和102）上的彼此互補的第一輸出端（OP）和第二輸出端（ON）；還包括由MOS管構成的第一電感支路（203）和第二電感支路（204），第一電感支路耦合到第二輸出端，第二電感支路耦合到第一輸出端；第一差分對（101和102）由第一電流源驅動，第一電感支路和第二電感支路共同由第二電流源驅動，第一電流源和第二電流源的電流大小成比例；

其中，所述CML驅動電路還包括第二差分對（1001），彼此互補的第三輸入端（IP1）和第四輸入端（IN1）；第二差分對（1001）的兩個輸出端分別耦合到第一輸出端（OP）和第二輸出端（ON）；第一差分對（101和102）和第二差分對（1001）由第一時鐘和第二時鐘驅動，第一時鐘和第二時鐘頻率相同且互補。

2.如權利要求1所述的CML驅動電路，其中第一電感支路和第二電感支路均包括MOS管，耦合在MOS管的漏極和柵極之間的電阻（Rx）和耦合在MOS管的源極和柵極之間的電容（Cx）。

3.如權利要求1所述的CML驅動電路，其中還包括耦合在第一電感支路和第二輸出端之間的電容和耦合在第二電感支路和第一輸出端之間的電容（Cz）。

4.如權利要求1所述的CML驅動電路，其中還包括由MOS管構成的第三電感支路和第四電感支路，第三電感支路連接到第二輸出端，第四電感支路連接到第一輸出端；第一電感支路和第二電感支路耦合到地；第三電感支路和第四電感支路耦合到電源。

5.如權利要求4所述的CML驅動電路，其中第三電感支路和第四電感支路均包括MOS管，耦合在MOS管的漏極和柵極之間的電阻（Ry）和耦合在MOS管的源極和柵極之間的電容（Cy）。

6.如權利要求4所述的CML驅動電路，其中還包括耦合在第一電感支路與第三電感支路的每個支路和第二輸出端之間的電容，和耦合在第二電感支路與第四電感支路的每個支路和第一輸出端之間的電容（Cz）。