[發明專利]一種Lora射頻模組參數的測試系統

有效

• 申請號: 201811094977.9
• 申請日: 2018-09-19
• 公開（公告）號: CN109194414B
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 戚道才;潘守彬;沈偉;王偉男;朱信臣;趙志浩
• 申請（專利權）人: 中科芯集成電路有限公司
• 主分類號: H04B17/10
• 分類號: H04B17/10;H04B17/29;G01R19/25
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

1.一種Lora射頻模組參數的測試系統，其特征在于，包括電流檢測模塊、射頻檢測模塊和小系統電路；其中，

所述電流檢測模塊用于檢測Lora射頻模組的睡眠電流、最大發射電流、接收電流和待機電流；

所述射頻檢測模塊用于檢測Lora射頻模組的TX發射功率和RX的接收靈敏度；

所述小系統電路用于對電流進行采樣和數據處理，以及控制整個測試系統的運行；

所述電流檢測模塊包括第一nA雙路繼電器U3、第二mA雙路繼電器U1、第三uA雙路繼電器U2、第一nA采樣電阻R11、第二mA采樣電阻R13、第三uA采樣電阻R12、第一運放芯片U12、第二運放芯片U14和第三運放芯片U13；其中，

所述第一nA雙路繼電器U3的兩個常開端子PIN4和PIN5短接，一個公共端子PIN6連接到電源，另一個公共端子PIN3連接到第二運放芯片U14的正極輸入，控制端子PIN1連接到所述小系統電路中MCU的I/O端，第一nA雙路繼電器U3的常開端子PIN4和PIN5連接到第一nA采樣電阻R11一端，第一nA采樣電阻R11另一端連接到Lora射頻模組電源端子VCC，同時連接到第一運放芯片U12的正極輸入；

所述第二mA雙路繼電器U1的兩個常開端子PIN4和PIN5短接，一個公共端子PIN6連接到電源，另一個公共端子PIN3連接到第二運放芯片U14的正極輸入，控制端子PIN1連接到所述小系統電路中MCU的I/O端，第二mA雙路繼電器U1的常開端子PIN4和PIN5連接到第二mA采樣電阻R13一端，第二mA采樣電阻R13另一端連接到Lora射頻模組電源端子VCC，同時連接到第一運放芯片U12的正極輸入；

所述第三uA雙路繼電器U2的兩個常開端子PIN4和PIN5短接，一個公共端子PIN6連接到電源，另一個公共端子PIN3連接到第二運放芯片U14的正極輸入，控制端子PIN1連接到所述小系統電路中MCU的I/O端，第三uA雙路繼電器U2的常開端子PIN4和PIN5連接到第三uA采樣電阻R12一端，第三uA采樣電阻R12另一端連接到Lora射頻模組電源端子VCC，同時連接到第一運放芯片U12的正極輸入；

所述第一運放芯片U12和所述第二運放芯片U14連接成高阻抗差分運放電路，所述第三運放芯片U13搭建成一倍的差分放大電路，所述第一運放芯片U12和所述第二運放芯片U14的輸出連接到所述第三運放芯片U13的輸入。

2.如權利要求1所述的Lora射頻模組參數的測試系統，其特征在于，所述射頻檢測模塊包括Lora射頻模塊，功率分配器和Lora基準模塊；Lora射頻模塊的SPI通信引腳連接到所述小系統電路中MCU的I/O端，所述Lora射頻模塊的射頻引腳連接到所述功率分配器一端，Lora基準模塊的SPI通信引腳連接到所述小系統電路中MCU的I/O端，Lora基準模塊的射頻引腳連接到所述功率分配器另一端。

3.如權利要求1所述的Lora射頻模組參數的測試系統，其特征在于，所述小系統電路包括以STM32F407為MCU的最小系統電路、以RY3835為核心的電源電路和以REF3030為核心的AD采樣基準電壓電路。

4.如權利要求1所述的Lora射頻模組參數的測試系統，其特征在于，所述Lora射頻模組參數的測試系統還包括：

上位機顯示單元，用于顯示測試結果并與所述小系統進行數據交互；

電源模塊，給所述電流檢測模塊、所述射頻檢測模塊和所述小系統電路供電。