[發(fā)明專利]一種脈沖產(chǎn)生電路

在審

• 申請?zhí)枺?/td>: 201811094062.8
• 申請日: 2018-09-19
• 公開（公告）號: CN109194310A
• 公開（公告）日: 2019-01-11
• 發(fā)明（設(shè)計）人: 胡曙敏
• 申請（專利權(quán)）人: 杭州寬福科技有限公司
• 主分類號: H03K3/02
• 分類號: H03K3/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明公開了一種脈沖產(chǎn)生電路。一種脈沖產(chǎn)生電路包括第一反相器、第二反相器、第一電阻、第一NMOS管、第一電容、第三反相器、第三反相器、第二電阻、第一PMOS管、第二電容和第四反相器。利用本發(fā)明提供的脈沖產(chǎn)生電路，一方面提高了性能的穩(wěn)定性，另一方面簡化了電路結(jié)構(gòu)。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及到脈沖產(chǎn)生電路。

背景技術(shù)

集成電路中會需要窄脈沖信號，其窄脈沖的穩(wěn)定性很重要；另外還要考慮電路的復(fù)雜性和性能參數(shù)；并進(jìn)行對穩(wěn)定性和復(fù)雜性優(yōu)化。

發(fā)明內(nèi)容

本發(fā)明旨在解決現(xiàn)有技術(shù)的不足，提供一種脈沖產(chǎn)生電路。

一種脈沖產(chǎn)生電路，包括第一反相器、第二反相器、第一電阻、第一NMOS管、第一電容、第三反相器、第三反相器、第二電阻、第一PMOS管、第二電容和第四反相器：

所述第一反相器的輸入端接輸入端IN，輸出端接所述第二反相器的輸入端和所述第一NMOS管的柵極；所述第二反相器的輸入端接所述第一反相器的輸出端和所述第一NMOS管的柵極，輸出端接所述第一電阻的一端和所述第一PMOS管的柵極；所述第一電阻的一端接所述第二反相器的輸出端和所述第一PMOS管的柵極，另一端接所述第一NMOS管的漏極和所述第一電容的一端和所述第三反相器的輸入端；所述第一NMOS管的柵極接所述第一反相器的輸出端和所述第二反相器的輸入端，漏極接所述第一電阻的一端和所述第一電容的一端和所述第三反相器的輸入端，源極接地；所述第一電容的一端接所述第一電阻的一端和所述第一NMOS管的漏極和所述第三反相器的輸入端，另一端接地；所述第三反相器的輸入端接所述第一電阻的一端和所述第一NMOS管的漏極和所述第一電容的一端，輸出端接所述第二電阻的一端；所述第二電阻的一端接所述第三反相器的輸出端，另一端接所述第一PMOS管的漏極和所述第二電容的一端和所述第四反相器的輸入端；所述第一PMOS管的柵極接所述第二反相器的輸出端和所述第一電阻的一端，漏極接所述第二電阻的一端和所述第二電容的一端和所述第四反相器的輸入端，源極接電源電壓VCC；所述第二電容的一端接所述第二電阻的一端和所述第一PMOS管的漏極和所述第四反相器的輸入端，另一端接地；所述第四反相器的輸入端接所述第二電阻的一端和所述第一PMOS管的漏極和所述第二電容的一端，輸出端接裝置的輸出端OUT。

當(dāng)輸入端IN為高電平時，所述第二反相器對所述第一電容進(jìn)行充電，在充電過程中所述第三反相器對所述第二電容進(jìn)行充電，所述第四反相器輸出為高電平變?yōu)榈碗娖剑?dāng)所述第一電容充滿時，所述第二電容放電，放電過程所述第四反相器輸出為低電平變?yōu)楦唠娖剑划?dāng)輸入端IN為低電平時，所述第一PMOS管導(dǎo)通并對所述第二電容，充電過程中所述第四反相器輸出為高電平變?yōu)榈碗娖健?/p>

附圖說明

圖1為本發(fā)明的脈沖產(chǎn)生電路的電路圖。

具體實施方式

以下結(jié)合附圖對本發(fā)明內(nèi)容進(jìn)一步說明。

一種脈沖產(chǎn)生電路，如圖1所示，包括第一反相器101、第二反相器102、第一電阻103、第一NMOS管104、第一電容105、第三反相器106、第三反相器106、第二電阻107、第一PMOS管108、第二電容109和第四反相器110：