[發明專利]半導體存儲器

在審

• 申請號: 201811092138.3
• 申請日: 2018-09-19
• 公開（公告）號: CN109524408A
• 公開（公告）日: 2019-03-26
• 發明（設計）人: 田上政由;飯島純;勝又竜太;東和幸
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11551;H01L27/1157;H01L27/11578
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

1.一種半導體存儲器，其包括：

第一存儲器芯片，其包括經由絕緣體堆疊的多個第一導體，及穿過所述第一導體且與所述第一導體形成交叉點的第一柱，所述交叉點中的每一者經配置以用作存儲器單元；

電路芯片，其包括襯底、所述襯底上的控制電路及連接到所述控制電路的第二導體，所述電路芯片附接到所述第一存儲器芯片；及

外部連接電極，其位于所述第一存儲器芯片的表面上，包括從所述第一存儲器芯片的所述表面的一側延伸穿過所述第一存儲器芯片且連接到所述第二導體的一部分，

其中所述第一導體的一部分位于所述外部連接電極與所述襯底之間。

2.根據權利要求1所述的半導體存儲器，其中所述第一柱位于所述外部連接電極與所述襯底之間。

3.根據權利要求1所述的半導體存儲器，其中所述外部連接電極與所述第一導體彼此絕緣。

4.根據權利要求1所述的半導體存儲器，其中所述電路芯片包括連接到所述第一柱的感測放大器。

5.根據權利要求1所述的半導體存儲器，其中所述電路芯片包括連接到所述第一柱的行解碼器。

6.根據權利要求1所述的半導體存儲器，其中所述控制電路包括經配置以控制所述存儲器芯片與外部存儲器控制器之間的通信的輸入/輸出電路，所述輸入/輸出電路包括所述第二導體。

7.根據權利要求1所述的半導體存儲器，其中位于所述第一存儲器芯片的所述表面上的所述外部連接電極的一部分與所述第二導體經由線性接觸導通體彼此連接。

8.根據權利要求1所述的半導體存儲器，其中位于所述第一存儲器芯片的所述表面上的所述外部連接電極的一部分與所述第二導體經由多個點接觸導通體彼此連接。

9.根據權利要求1所述的半導體存儲器，其在不同于所述外部連接電極與所述第二導體之間的連接的位置處進一步包括用以將分別安置于所述第一存儲器芯片及所述電路芯片上的相對金屬結合在一起的一部分。

10.根據權利要求9所述的半導體存儲器，其中所述金屬為銅。

11.根據權利要求1所述的半導體存儲器，其中所述第一柱不存在于所述外部連接電極與所述襯底之間。

12.根據權利要求11所述的半導體存儲器，其中所述第一導體的端是以樓梯方式設置且位于所述外部連接電極與所述襯底之間。

13.根據權利要求12所述的半導體存儲器，其中所述端不具有用于連接所述第一存儲器芯片與所述電路芯片的導體連接。

14.根據權利要求1所述的半導體存儲器，其進一步包括

第二存儲器芯片，其包括經由絕緣體堆疊的多個第三導體，及穿過所述第三導體且與所述第三導體形成交叉點的第二柱，所述交叉點中的每一者經配置以用作存儲器單元，

其中所述第二存儲器芯片附接在所述電路芯片與所述第一存儲器芯片之間。

15.根據權利要求14所述的半導體存儲器，其中所述外部連接電極包括穿透所述第二存儲器芯片的一部分。

16.根據權利要求15所述的半導體存儲器，其中所述外部連接電極與所述第三導體彼此絕緣。

17.根據權利要求14所述的半導體存儲器，其中

所述第一存儲器芯片中的所述第一柱不止一個，

所述第二存儲器芯片中的所述第二柱不止一個且連接到所述相應第一柱，且

彼此連接的所述第一柱及所述第二柱由相同地址信息指定。