[發明專利]一種高k薄膜MOS結構及其制備和檢測方法

有效

• 申請號: 201811089232.3
• 申請日: 2018-09-18
• 公開（公告）號: CN109243994B
• 公開（公告）日: 2021-09-21
• 發明（設計）人: 武燕慶;李栓;傅凱;林友宇;鄭捷;李星國
• 申請（專利權）人: 北京大學
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L29/06;H01L21/336
• 代理公司: 北京康思博達知識產權代理事務所(普通合伙) 11426
• 代理人: 劉冬梅;范國鋒

本發明公開了一種高k薄膜MOS結構及其制備和檢測方法，所述MOS結構包括高k柵介質薄膜，所述薄膜由稀土靶材和鈦靶材在含氧氣體中濺射在襯底上得到。所述MOS結構的制備方法包括：清洗襯底，對靶材進行預處理；通入含氧氣體，在襯底上濺射得到高k柵介質薄膜；在所述高k柵介質薄膜和襯底上濺射電極，得到所述MOS結構；對制備得到的MOS結構進行退火處理。所述檢測方法是將高k柵介質薄膜濺射到石英襯底上，采集光譜進行禁帶寬度檢測。本發明所述制備方法簡單，易于實現，制得的MOS結構具備優良的電學和光學性能；檢測方法直觀、操作方便。

技術領域

本發明屬于微電子領域，具體涉及MOS結構，特別涉及一種高k薄膜MOS結構及其制備和檢測方法。

背景技術

隨著半導體技術的飛速發展，微納電子制造技術越來越向高能、多功能、大容量和微型化方向發展，半導體芯片的集成度越來越高，晶體管尺寸也越來越小。目前，隨著集成電路線寬縮小至28nm的技術節點的出現，傳統SiO₂柵介質薄膜出現了可靠性下降的問題，越來越多的研究者開始尋找新型高k柵介質材料替代SiO₂來提高集成度。

但是，現有技術中替代SiO₂的柵介質材料的介電常數、導帶偏移量及高溫穩定性等性能均不理想，而且具有高介電常數(高k)的柵介質材料常常具有較小的禁帶寬度，無法滿足微電子領域中28nm線寬以下高端集成電路的需求。

因此，目前亟需解決的問題是提供一種具有高介電常數、低漏電流密度和寬禁帶寬度的柵介質材料及利用其的MOS結構。

發明內容

為了克服上述問題，本發明人進行了銳意研究，結果發現：采用稀土靶材和鈦靶材在含氧氣氛中濺射得到高k柵介質薄膜，將其制成MOS結構后進行退火處理，得到的MOS結構具有較小的漏電流密度、較大的介電常數和較寬的禁帶寬度；同時將高k柵介質薄膜濺射在石英玻璃襯底上，然后采集吸收光譜，可以直觀測定出薄膜的禁帶寬度，操作簡單方便，從而完成了本發明。

具體來說，本發明的目的在于提供以下方面：

第一方面，本發明提供了一種高k薄膜MOS結構，其中，所述高k薄膜MOS結構包括高k柵介質薄膜，所述薄膜由稀土靶材和鈦靶材在含氧氣體中濺射在襯底上得到。

第二方面，本發明提供了一種第一方面所述高k薄膜MOS結構的制備方法，其中，所述方法包括以下步驟：

步驟1，清洗襯底，對靶材進行預處理；

步驟2，通入含氧氣體，在襯底上濺射得到高k柵介質薄膜；

步驟3，在所述高k柵介質薄膜和襯底上濺射電極，得到所述MOS結構；

優選地，在步驟3之后還包括以下步驟：

步驟4，對制備得到的MOS結構進行退火處理。

第三方面，本發明提供了一種用于檢測第一方面所述MOS結構的禁帶寬度的方法，優選用于檢測MOS結構中高k柵介質薄膜的禁帶寬度，其中，所述檢測方法包括以下步驟：

步驟I，清洗襯底，對靶材進行預處理；

步驟II，通入含氧氣體，在襯底上濺射得到高k柵介質薄膜；

步驟III，采集薄膜的吸收光譜，檢測禁帶寬度。

本發明所具有的有益效果包括：

(1)本發明所述的高k薄膜MOS結構，具有較高的禁帶寬度、介電常數及較低的漏電流密度，耐高溫性能較好；

(2)本發明所述的高k薄膜MOS結構的制備方法，操作簡單，條件易控，易于大規模生產；