[發明專利]半導體封裝件

在審

• 申請號: 201811089162.1
• 申請日: 2018-09-18
• 公開（公告）號: CN109585390A
• 公開（公告）日: 2019-04-05
• 發明（設計）人: 金宣澈
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜

1.一種半導體封裝件，所述半導體封裝件包括：

第一半導體芯片，所述第一半導體芯片在第一襯底上；

第一模制層，所述第一模制層設置在所述第一襯底上，以覆蓋所述第一半導體芯片的側表面；

焊料結構，所述焊料結構設置在所述第一襯底上；以及

第二襯底，所述第二襯底設置在所述焊料結構上，其中：

引導容座形成在所述第一模制層的頂表面和所述第二襯底的底表面中的一個處，

第一對準突起形成在所述第一模制層的頂表面和所述第二襯底的底表面中的另一個處，

所述第一對準突起的至少一部分設置在所述引導容座中。

2.根據權利要求1所述的半導體封裝件，其中：

所述引導容座形成在所述第一模制層的頂表面中；

所述第二襯底是插入式襯底，并且所述第一對準突起形成在所述插入式襯底的底表面上。

3.根據權利要求2所述的半導體封裝件，其中，所述第一對準突起的底表面位于比所述第一模制層的最上表面低的水平高度處，

所述第一對準突起的底表面位于等于或高于所述引導容座的底表面的水平高度處。

4.根據權利要求2所述的半導體封裝件，其中，所述插入式襯底還包括設置在其底表面上的第二突起，

當在俯視圖中觀察時，所述第二突起與所述第一半導體芯片的頂表面交疊，

所述第一對準突起的底表面位于比所述第二突起的底表面低的水平高度處。

5.根據權利要求2所述的半導體封裝件，其中，所述第一模制層被設置成具有形成在其頂表面中的溝槽，并且包括由所述溝槽限定的第一引導部分，

所述引導容座形成在所述第一引導部分中。

6.根據權利要求5所述的半導體封裝件，其中，所述溝槽的底表面與所述引導容座的底表面位于相同的水平高度處。

7.根據權利要求5所述的半導體封裝件，其中，所述第一模制層還包括限定在所述溝槽中的第二引導部分，

當在俯視圖中觀察時，所述第二引導部分位于所述第一襯底的邊緣部分處并且與所述第一引導部分分隔開。

8.根據權利要求2所述的半導體封裝件，所述半導體封裝件還包括：

第三襯底，所述第三襯底設置在所述插入式襯底上；

第二半導體芯片，所述第二半導體芯片安裝在所述第三襯底上；以及

第二模制層，所述第二模制層設置在所述第三襯底上，以覆蓋所述第二半導體芯片。

9.根據權利要求1所述的半導體封裝件，其中，所述第二襯底由絕緣材料形成，并且所述第一對準突起包括與所述第二襯底相同的絕緣材料。

10.根據權利要求1所述的半導體封裝件，其中，當在俯視圖中觀察時，所述第一對準突起與所述第一半導體芯片分隔開。

11.一種半導體封裝件，所述半導體封裝件包括：

第一襯底；

第一半導體芯片，所述第一半導體芯片在所述第一襯底上；

第一模制層，所述第一模制層設置在所述第一襯底上，以覆蓋所述第一半導體芯片的側表面，所述第一模制層包括形成在其頂表面中的第一引導部分；

焊料結構，所述焊料結構設置在所述第一襯底上；以及

插入式襯底，所述插入式襯底設置在所述焊料結構上并且與所述第一半導體芯片分隔開，

其中，所述插入式襯底包括設置在其底表面上的第一絕緣突出部分，

所述第一絕緣突出部分的側表面的至少一部分面對所述第一引導部分的側表面。

12.根據權利要求11所述的半導體封裝件，其中，所述第一絕緣突出部分的底表面位于比所述第一引導部分的頂表面低的水平高度處。