[發明專利]URLLC單次傳輸方法及裝置、存儲介質、終端

有效

• 申請號: 201811069561.1
• 申請日: 2018-09-13
• 公開（公告）號: CN110896342B
• 公開（公告）日: 2022-03-04
• 發明（設計）人: 燕威;謝靜;徐志昆
• 申請（專利權）人: 展訊半導體（南京）有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張振軍;吳敏

1.一種URLLC單次傳輸方法，其特征在于，包括：

對編碼后的比特序列進行循環重復，以得到傳輸比特序列，所述編碼后的比特序列包括信息比特和校驗比特；

將所述傳輸比特序列中的信息比特置于所述傳輸比特序列中的校驗比特之前，得到第一輸出序列；

對所述第一輸出序列進行處理，得到輸出信號并輸出。

2.根據權利要求1所述的URLLC單次傳輸方法，其特征在于，在對所述第一輸出序列進行處理之前，還包括：

對所述第一輸出序列中的信息比特進行重復，并將重復的所述第一輸出序列中的信息比特置于所述第一輸出序列中的校驗比特之前，得到第二輸出序列。

3.根據權利要求2所述的URLLC單次傳輸方法，其特征在于，在將重復的所述第一輸出序列中的信息比特置于所述第一輸出序列中的校驗比特之前，得到第二輸出序列之后，還包括：

當所述第二輸出序列的長度超出預設序列長度時，采用尾部截斷得到與所述預設序列長度相同的第三輸出序列。

4.根據權利要求1所述的URLLC單次傳輸方法，其特征在于，在對編碼后的比特序列進行循環重復之前，還包括：

確定對編碼后的比特序列進行循環重復的重復次數。

5.根據權利要求4所述的URLLC單次傳輸方法，其特征在于，所述確定對編碼后的比特序列進行循環重復的重復次數包括：

確定LDPC碼的基圖；

根據所述基圖的最低碼率和目標碼率確定所述重復次數，所述目標碼率指的是DCI配置的MCS表中的碼率。

6.根據權利要求5所述的URLLC單次傳輸方法，其特征在于，所述對編碼后的比特序列進行循環重復包括：

將所述編碼后的比特序列存儲至循環緩存器；

當所述目標碼率小于或等于所述基圖的最低碼率時，基于所述循環緩存器循環重復所述編碼后的比特序列。

7.根據權利要求5所述的URLLC單次傳輸方法，其特征在于，所述編碼后的比特序列是按照如下方式確定的：

對待傳輸的信息比特添加校驗比特，以得到第一比特序列，所述待傳輸的信息比特指的是所述編碼后的比特序列中的信息比特；

對所述第一比特序列添加預設比特，以得到第二比特序列；

按照所述基圖的最低碼率對所述第二比特序列進行LDPC編碼，以得到所述編碼后的比特序列。

8.根據權利要求7所述的URLLC單次傳輸方法，其特征在于，所述預設比特為縮短比特，所述縮短比特的長度其中，B表示所述第一比特序列的長度，Z表示所述LDPC校驗矩陣的擴展因子，為對進行向上取整。

9.一種URLLC單次傳輸裝置，其特征在于，包括：

重復模塊，適于對編碼后的比特序列進行循環重復，以得到傳輸比特序列；所述編碼后的比特序列包括信息比特和校驗比特；

前置模塊，適于將所述傳輸比特序列中的信息比特置于所述傳輸比特序列中的校驗比特之前，得到第一輸出序列；

輸出模塊，適于對所述第一輸出序列進行處理，得到輸出信號并輸出。

10.一種存儲介質，其上存儲有計算機指令，其特征在于，所述計算機指令被處理器運行時執行權利要求1至8任一項所述的URLLC單次傳輸方法的步驟。

11.一種終端，包括存儲器和處理器，所述存儲器上存儲有可在所述處理器上運行的計算機指令，其特征在于，所述處理器運行所述計算機指令時執行權利要求1至8中任一項所述的URLLC單次傳輸方法的步驟。