[發(fā)明專利]應(yīng)用于顯示裝置的電路以及解碼電路的控制方法

在審

• 申請?zhí)枺?/td>: 201811063327.8
• 申請日: 2018-09-12
• 公開（公告）號: CN110895911A
• 公開（公告）日: 2020-03-20
• 發(fā)明（設(shè)計）人: 連啟翔
• 申請（專利權(quán)）人: 晨星半導(dǎo)體股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 駱希聰

本發(fā)明公開一種應(yīng)用于一顯示裝置的電路，其包含有一解碼電路、一效能檢測電路以及一控制電路。在該電路的操作中，該解碼電路依序?qū)σ挥跋駧卸鄠€區(qū)塊進行解碼以產(chǎn)生一解碼后影像數(shù)據(jù)，該效能檢測電路檢測該解碼電路對該多個區(qū)塊中至少一區(qū)塊的解碼速度，以產(chǎn)生一效能檢測結(jié)果，以及該控制電路根據(jù)該效能檢測結(jié)果控制該解碼電路的一解碼頻率。

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于顯示裝置，尤指一種應(yīng)用在顯示裝置中的解碼電路及相關(guān)的控制方法。

背景技術(shù)

隨著顯示裝置的分辨率(resolution)以及幀率(frame rate)越來越高，解碼器所需的頻寬也大幅度地上升，因此若是因為解碼問題而有尖峰頻寬(peak bandwidth)發(fā)生的話，很有可能會造成系統(tǒng)頻寬在瞬間短暫不足，進而影響到顯示裝置的運作。

發(fā)明內(nèi)容

因此，本發(fā)明的目的之一在于提供一種解碼電路的控制方法，其可以減少尖峰頻寬的發(fā)生幾率以確保系統(tǒng)效能，以解決先前技術(shù)的問題。

在本發(fā)明的一個實施例中，公開了一種應(yīng)用于一顯示裝置的電路，其包含有一解碼電路、一效能檢測電路以及一控制電路。在該電路的操作中，該解碼電路依序?qū)σ挥跋駧卸鄠€區(qū)塊進行解碼以產(chǎn)生一解碼后影像數(shù)據(jù)，該效能檢測電路檢測該解碼電路對該多個區(qū)塊中至少一區(qū)塊的解碼速度，以產(chǎn)生一效能檢測結(jié)果，以及該控制電路根據(jù)該效能檢測結(jié)果控制該解碼電路的一解碼頻率。

在本發(fā)明的另一個實施例中，公開了一種解碼電路的控制方法，其包含有以下步驟：使用該解碼電路以依序?qū)σ挥跋駧卸鄠€區(qū)塊進行解碼以產(chǎn)生一解碼后影像數(shù)據(jù)；檢測該解碼電路對該多個區(qū)塊中至少一區(qū)塊的解碼速度，以產(chǎn)生一效能檢測結(jié)果；以及根據(jù)該效能檢測結(jié)果控制該解碼電路的一解碼頻率。

附圖說明

為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，以下結(jié)合附圖對本發(fā)明的具體實施方式作詳細(xì)說明，其中：

圖1為根據(jù)本發(fā)明一實施例的電路的示意圖。

圖2為影像區(qū)塊的示意圖。

圖3為多個解碼速度區(qū)間以及所需對應(yīng)調(diào)整的解碼頻率的示意圖。

圖4為調(diào)整多個解碼速度區(qū)間的范圍的示意圖。

圖5為根據(jù)本發(fā)明一實施例的一種解碼電路的控制方法的流程圖。

圖6為根據(jù)本發(fā)明另一實施例的電路的示意圖。

圖7為多個頻寬區(qū)間以及對應(yīng)的對應(yīng)的延遲時間的示意圖。

圖8為根據(jù)本發(fā)明另一實施例的一種解碼電路的控制方法的流程圖。

圖中元件標(biāo)號說明：

100、600～電路

102、602～存儲器

104、604～后端處理電路

106、606～顯示面板

110、610～解碼電路

120、620～效能檢測電路

130、630～控制電路

140、640～時脈產(chǎn)生電路

200～影像幀

500～506、800～806～步驟

650～頻寬檢測電路

660～存儲器存取控制電路

B11、B12、B13、B41、B42、B43、B51、B52、B53～區(qū)塊

CLK～時脈信號