[發明專利]介電薄膜的形成方法

在審

• 申請號: 201811062992.5
• 申請日: 2018-09-12
• 公開（公告）號: CN110896050A
• 公開（公告）日: 2020-03-20
• 發明（設計）人: 儲江
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/532;C23C16/32;C23C16/455
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 于寶慶;崔香丹

提供一種介電薄膜的形成方法，包括：將前驅體?A注入置有待處理元件的反應腔室，在待處理元件表面吸附形成單分子層；清洗氣體清洗去除待處理元件表面未吸附的前驅體?A；將前驅體?B在反應腔室外形成等離子體后注入腔室，與前驅體?A反應形成介電薄膜；清洗氣體清洗去除未反應的前驅體?B及反應副產物；以預定次數重復循環步驟a?d至薄膜達到預定厚度。使用本發明提供的方法形成的介電薄膜具有較低的介電常數，其形成的層間介電層能夠有效的降低電阻?電容延遲，使設備具有更佳的電性能。

技術領域

本發明涉及半導體存儲器制造技術。特別涉及半導體中介電薄膜的形成方法。

背景技術

隨著集成電路(IC)尺寸的縮減，半導體制造領域出現了許多技術挑戰。在后道工藝(BEOL)中，布線，電阻-電容(RC)延遲(金屬線電阻及其互電容的產物)成為IC尺寸縮減的主要問題。作為層間電介質(Interlayer Dielectric，ILD)，選用更好的地介電常數材料代替SiO₂以獲得更優異的設備性能，成為本領域的一重要課題。

發明內容

本發明提供一種介電薄膜的形成方法。以該方法制備的低介電常數的介電薄膜形成層間介電層，取代現有技術中主流的SiO₂形成的層間介電層。同時該制造方法能夠形成較優的碳含量及孔隙度，以適于薄膜的低介電常數，同時保證介電薄膜的質量。

本發明提供一種介電薄膜的形成方法，在層間介電層的形成工藝中，形成一低介電常數的層間介電層；包括以下步驟：a.將前驅體-A注入置有待處理元件的反應腔室，在待處理元件表面吸附形成單分子層；b.清洗氣體清洗去除待處理元件表面未吸附的前驅體-A；c.將前驅體-B在反應腔室外形成等離子體后注入腔室，與前驅體-A反應形成介電薄膜；d.清洗氣體清洗去除未反應的前驅體-B及反應副產物；e.以預定次數重復循環步驟a-d至薄膜達到預定厚度。

在一些實施例中，待處理元件具有多層金屬互連的結構。

在一些實施例中，前驅體-A為八甲基環四硅氧烷；所述前驅體-B為H₂。

在一些實施例中，前驅體-B在100W的電壓下形成等離子體。

在一些實施例中，介電薄膜的形成方法的步驟a-e在溫度為100℃至300℃之間的條件下進行。

在一些實施例中，介電薄膜的形成方法的步驟a-e在氣壓為1.5托至2托之間的條件下進行。

在一些實施例中，H₂的流量為50-100sccm。

在一些實施例中，清洗氣體為不活潑氣體。

在一些實施例中，不活潑氣體為Ar、He、N₂或其中任意兩種或以上的氣體混合。

在一些實施例中，介電薄膜的沉積率在0.5至/周期之間。

在一些實施例中，介電薄膜碳含量為10％至20％，氧含量為40％至50％，介電常數為2至3。

本發明的有益效果在于，使用本發明提供的方法形成的介電薄膜具有較低的介電常數(2至3)，其形成的層間介電層能夠有效的降低電阻-電容延遲，使設備具有更佳的電性能。

附圖說明

圖1是本發明的介電薄膜的形成方法的過程示意圖；

圖2是本發明的介電薄膜的形成方法中等離子體H₂進行原子層沉積步驟的簡略示意圖；

圖3是本發明的介電薄膜的形成過程與現有技術的介電薄膜的形成過程的對比圖；

圖4是本發明的介電薄膜覆蓋凹槽結構的示意圖；