[發明專利]半導體器件及其制造方法

在審

• 申請號: 201811062244.7
• 申請日: 2018-09-12
• 公開（公告）號: CN109585557A
• 公開（公告）日: 2019-04-05
• 發明（設計）人: 柳川洋
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L27/088;H01L21/8234
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝;張昊

本公開涉及一種半導體器件及其制造方法，其簡化了制造工藝，同時減小了第一MOS晶體管區域和第二MOS晶體管區域之間的分離的寬度。第一MOS晶體管和第二MOS晶體管配置雙向開關。第一MOS晶體管和第二MOS晶體管均具有垂直溝槽結構。第一雜質區域鄰接在第一MOS晶體管區域外的第一MOS晶體管元件的第一柵極溝槽的側壁上，并且電耦合至第一源極區域。

相關申請的交叉參考

2017年9月28日提交的日本專利申請第2017-188349號的包括說明書、附圖和摘要的公開通過引證全部引入本文。

技術領域

本發明涉及半導體器件及其制造方法，并且更具體地，涉及具有雙向開關的半導體器件及其制造方法。

背景技術

例如，日本未審查專利申請公開第2004-274039號、2007-201338號和2006-147700號均描述了具有雙向開關的半導體器件。

在日本未審查專利申請公開第2004-274039號、2007-201338號和2006-147700號中，在一個芯片上交替地布置配置雙向開關的垂直第一MOS(金屬氧化物半導體)晶體管元件和第二MOS晶體管元件。

發明內容

關于在日本未審查專利申請公開第2004-274039號、2007-201338號和2006-147700號中描述的交替布置第一MOS晶體管元件區域和第二MOS晶體管元件區域的結構，存在減小第一MOS晶體管元件區域和第二MOS晶體管元件區域之間的分離的寬度并簡化制造工藝的需求。

本發明的上述和進一步的目的和新穎特征將從本說明書和附圖的以下詳細描述中變得更加明顯。

根據本發明的一個方面，提供了一種具有雙向開關的半導體器件。該半導體器件包括半導體襯底、第一晶體管元件和第二導電類型的第一雜質區域。半導體襯底具有彼此相對的第一表面和第二表面，并且具有從第一表面朝向第二表面延伸的第一柵極溝槽。第一晶體管元件包括位于第二表面中的第一導電類型的第一漏極區域、位于第一表面中的第一導電類型的第一源極區域以及位于第一柵極溝槽內且包括在雙向開關中的第一柵電極。第一雜質區域鄰接在第一柵極溝槽的用于第一晶體管元件的區域外的側壁上，并且電耦合至第一源極區域。

根據本發明的另一方面，提供了一種用于制造具有雙向開關的半導體器件的方法，其包括以下步驟。

形成半導體襯底，其具有彼此相對的第一表面和第二表面，并且具有從第一表面朝向第二表面延伸的第一柵極溝槽。形成第一晶體管元件，其包括位于第二表面中的第一導電類型的第一漏極區域、位于第一表面中的第一導電類型的第一源極區域以及位于第一柵極溝槽內且包括在雙向開關中的第一柵電極。形成第二導電類型的第一雜質區域，其鄰接在第一柵極溝槽的用于第一晶體管元件的區域外的側壁上，并且電耦合至第一源極區域。

根據本發明，提供了一種半導體器件及其制造方法，簡化了制造工藝，同時減小了第一MOS晶體管元件區域和第二MOS晶體管元件區域之間的分離的寬度。

附圖說明

圖1示出了根據每個實施例的應用于半導體器件的保護電路的示例；

圖2是示出根據第一實施例的半導體器件的結構的平面圖；

圖3是示出圖2中的區域RA的部分放大平面圖；

圖4是沿著圖3中的線IV_IV截取的截面圖；

圖5是示出根據第一實施例的半導體器件的制造方法的第一步驟的截面圖；

圖6是示出根據第一實施例的半導體器件的制造方法的第二步驟的截面圖；

圖7是示出根據第一實施例的半導體器件的制造方法的第三步驟的截面圖；