[發(fā)明專利]終端處理器調(diào)節(jié)方法及終端處理器調(diào)節(jié)裝置

有效

• 申請?zhí)枺?/td>: 201811055792.7
• 申請日: 2018-09-11
• 公開（公告）號(hào): CN109168191B
• 公開（公告）日: 2021-08-27
• 發(fā)明（設(shè)計(jì)）人: 陳曉青
• 申請（專利權(quán)）人: 廈門美圖移動(dòng)科技有限公司
• 主分類號(hào): H04W52/02
• 分類號(hào): H04W52/02;H04M1/72454
• 代理公司: 北京超凡志成知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11371
• 代理人: 徐彥圣

1.一種終端處理器調(diào)節(jié)方法，其特征在于，包括：

獲取第k-1時(shí)刻的處理器參數(shù)u(k-1)、第k-2時(shí)刻的處理器參數(shù)u(k-2)、第k時(shí)刻的卡頓參數(shù)y(k)、及第k-1時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)其中k為大于或等于3的整數(shù)；

根據(jù)所述第k-1時(shí)刻的處理器參數(shù)u(k-1)、所述第k-2時(shí)刻的處理器參數(shù)u(k-2)、所述第k時(shí)刻的卡頓參數(shù)y(k)、所述第k-1時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)及預(yù)設(shè)的第k+1時(shí)刻的卡頓參數(shù)y(k+1)^*，采用無模型自適應(yīng)控制MFAC算法，計(jì)算第k時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)

根據(jù)所述第k-1時(shí)刻的處理器參數(shù)u(k-1)、所述第k時(shí)刻的卡頓參數(shù)y(k)、預(yù)設(shè)的第k+1時(shí)刻的所述卡頓參數(shù)y(k+1)^*及所述第k時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)采用MFAC算法，計(jì)算第k時(shí)刻的處理器參數(shù)u(k)，其中，所述第k時(shí)刻的卡頓參數(shù)y(k)為k時(shí)刻實(shí)時(shí)采集的數(shù)據(jù)；

根據(jù)所述第k時(shí)刻的處理器參數(shù)u(k)，調(diào)整第k時(shí)刻的實(shí)際處理器參數(shù)u(k)。

2.根據(jù)權(quán)利要求1所述的終端處理器調(diào)節(jié)方法，其特征在于，所述采用無模型自適應(yīng)控制算法MFAC，計(jì)算第k時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)包括：

采用公式計(jì)算第k時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)其中，η為步長序列，Δu(k-1)為第k-1、第k-2時(shí)刻的處理器參數(shù)u(k-1)和u(k-2)的差值。

3.根據(jù)權(quán)利要求1所述的終端處理器調(diào)節(jié)方法，其特征在于，所述采用MFAC算法，計(jì)算第k時(shí)刻的處理器參數(shù)u(k)，包括：

采用公式計(jì)算第k時(shí)刻的處理器參數(shù)u(k)，其中，ρ為步長序列，λ為權(quán)重因子。

4.根據(jù)權(quán)利要求1所述的終端處理器調(diào)節(jié)方法，其特征在于，所述處理器參數(shù)u(k)包括：處理器中不同類型核的個(gè)數(shù)分布和每種類型核的核頻率；所述卡頓參數(shù)y(k)包括幀率和掉幀數(shù)。

5.根據(jù)權(quán)利要求1所述的終端處理器調(diào)節(jié)方法，其特征在于，所述預(yù)設(shè)的第k+1時(shí)刻的卡頓參數(shù)y(k+1)^*恒定為[60，0]。

6.一種終端處理器調(diào)節(jié)裝置，其特征在于，包括：獲取模塊、計(jì)算模塊及確定模塊；

所述獲取模塊，用于獲取第k-1時(shí)刻的處理器參數(shù)u(k-1)、第k-2時(shí)刻的處理器參數(shù)u(k-2)、第k時(shí)刻的卡頓參數(shù)y(k)、及第k-1時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)其中k為大于或等于3的整數(shù)；

所述計(jì)算模塊，用于根據(jù)所述第k-1時(shí)刻的處理器參數(shù)u(k-1)、所述第k-2時(shí)刻的處理器參數(shù)u(k-2)、所述第k時(shí)刻的卡頓參數(shù)y(k)、所述第k-1時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)及預(yù)設(shè)的第k+1時(shí)刻的卡頓參數(shù)y(k+1)^*，采用無模型自適應(yīng)控制MFAC算法，計(jì)算第k時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)根據(jù)所述第k-1時(shí)刻的處理器參數(shù)u(k-1)、所述第k時(shí)刻的卡頓參數(shù)y(k)、預(yù)設(shè)的第k+1時(shí)刻的所述卡頓參數(shù)y(k+1)^*及所述第k時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)采用MFAC算法，計(jì)算第k時(shí)刻的處理器參數(shù)u(k)，其中，所述第k時(shí)刻的卡頓參數(shù)y(k)為k時(shí)刻實(shí)時(shí)采集的數(shù)據(jù)；

所述確定模塊，用于根據(jù)所述第k時(shí)刻的處理器參數(shù)u(k)，調(diào)整第k時(shí)刻的實(shí)際處理器參數(shù)u(k)。

7.根據(jù)權(quán)利要求6所述的終端處理器調(diào)節(jié)裝置，其特征在于，所述計(jì)算模塊具體用于：

采用公式計(jì)算第k時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)其中，η為步長序列，Δu(k-1)為第k-1、第k-2時(shí)刻的處理器參數(shù)u(k-1)和u(k-2)的差值。

8.根據(jù)權(quán)利要求6所述的終端處理器調(diào)節(jié)裝置，其特征在于，所述計(jì)算模塊具體還用于：

采用公式計(jì)算第k時(shí)刻的處理器參數(shù)u(k)，其中，ρ為步長序列，λ為權(quán)重因子。

9.根據(jù)權(quán)利要求6所述的終端處理器調(diào)節(jié)裝置，其特征在于，所述處理器參數(shù)u(k)包括：處理器中不同類型核的個(gè)數(shù)分布和每種類型核的核頻率；所述卡頓參數(shù)y(k)包括幀率和掉幀數(shù)。

10.根據(jù)權(quán)利要求6所述的終端處理器調(diào)節(jié)裝置，其特征在于，所述預(yù)設(shè)的第k+1時(shí)刻的卡頓參數(shù)y(k+1)^*恒定為[60，0]。